高编程速度的多阶单元存储器制造技术

本发明专利技术提供了一种用以编程快闪式多阶存储单元存储器的方法与装置。该方法包括载入数据至静态随机存取存储器中。该方法包括从静态随机存取存储器中的数据中读取多个多位字，并且载入该字到电源控制电路的至少一个锁存器缓冲器。该方法还包含将该锁存器缓冲器中的一个字的一个或多个位与该锁存器缓冲器中另一个字的一个或多位配对，并且确定哪一个位对需要被编程。此外，该方法还包括以并行方式编程所选定位对的存储器单元。该方法还可以包括通过施加一个电压至与所选定位对相对应的存储器单元的晶体管的漏极侧，来编程每一个多阶存储器单元。

【技术实现步骤摘要】

本专利技术涉及一种半导体快闪(flash)存储器。更具体而言，本发 明涉及对快闪多阶单元(multiple level cell)存储器进行编程。
技术介绍
快闪存储器经常被使用在电子产品中。在快闪存储器阵列中的一 存储单元通常包含在衬底上的控制栅极、漏极扩散区域、以及源极扩 散区域，以形成一个晶体管。该晶体管在控制栅极之下有浮动栅极， 其形成电子储存装置。通道区域置于该浮动栅极之下，并具有介于该 通道和该浮动栅极之间的以隧道氧化层形式存在的绝缘层。该隧道氧 化层的能障可以通过施加一个足够高的横跨该隧道氧化层的电场来 加以克服。这允许电子穿越该隧道氧化层，因此改变储存在浮动栅极 内的电子的数目。储存在浮动栅极内电子的数目，决定了该单元的临 界电压(Vt)，其代表该单元的储存数据。更多的电子储存在浮动栅 极内，导致该单元有较高的临界电压，其代表该单元的储存数据。为了将单元的临界电压改变至一个较高或较低的值，通过施加适 当的电压至包含该控制栅极、该漏极和源极区域、以及该通道区域等 等的节点，来增加或减少储存在浮动栅极内的电子数目。这导致电子 在一个或多个节点之间移动，以及穿越隧道氧化层至该浮动栅极。电 子在该通道区域和该浮动栅极之间的移动，被称为通道操作。电 子在该漏极或源极区域和该浮动栅极之间的移动，被称为边缘操 作，因为它发生在该浮动栅极与该漏极或源极区域的边缘之间的重 叠区域中。因为该多阶单元可以使每个单元储存多个数据位，因此其已经成 为大量储存应用的最佳候选装置，通常需要高密度，例如512Mb或 是更高。在传统的4阶单元中，该单元的临界电压被分割成4个位阶以分别表示数据oo， or， io，以及ir。该4阶的每一阶可以 依序的被编程(也就是，每一位阶可以在前一位阶完成之后被写入该快闪存储器)。因此，假如一个单元有4个位阶，则该存储器可以被 编程3次。在编程之前， 一个快闪存储器阵列会先被擦除，因此在阵列中的每一单元被重置至一个预设状态(例如，ir)。也就是，数据 可以以三步骤oo， or， io被写入该快闪存储器中。ir不用 被写入，因为它是该存储器被擦除后的预设状态。图i描述了一个4阶存储器单元的这种串行编程。第一，该被写入的数据可以被载入至一个静态随机存取存储器(SRAM)lOl中 (例如， 一页接着一页)。每一页可以包含许多的多位字(multiple-bit word)。静态随机存取存储器101可以包含许多行，并且在每一行中 可以包含两个多位字102和103。 一旦该数据被载入，该两个多位字 102和103可以从每一行中被读取。一旦该两个多位字102和103被读取，该编程可以识别被写入的 位阶(例如，01)。第一，字102和103的对应位可以被配对。当该 位被配对时，来自字103的这些位(IO..OIIO)，代表最重要位(MSB)， 并且来自字102 (IO..IOOI)的这些位，代表最不重要位(LSB)。在 配对这些位之后，该编程可以决定哪一个位对(bit-pairs)具有值01。 该编程可以输出一个指标值至输出向量104，其指示该位对需要被编 程。该编程可以为每一个值为01的位对而输出0至输出向量104， 指示其需要被编程。相反地，该编程可以为每一个值不为01(例如，oo， io， ir)的位对而输出r，至输出向量104，指示此时其不需要被编程。输出向量104可储存每一个位对的指标值。例如，输出向 量104储存ll..OllO指示由O所代表的两个位需要被编程。一旦输出向量104被产生，输出向量104可以被驱动进入数据总 线105,被储存在锁存器106中，并且依据该锁存器106，该输出向 量104被用来编程一个快闪存储器阵列107。在该页编程开始时，输 出向量104也可以被写入一个向量静态随机存取存储器(VSRAM) 108中。该输出向量104被储存在该锁存器106中之后，对应于or 的该位对，可以被写入至快闪存储器阵列107的对应多阶单元中。这个步骤被称为一击。静态随机存取存储器101可以产生该编程向量， 以及该第一击的编程，并且VSRAM108可以控制随后的编程击。假 如该多阶单元被成功地编程，在VSRAM108中的指标值会由O改变 成'T'，其代表该值已经成功的被写入。一旦全部页数据被写入，该编程将会检查该数据是否被正确写 入。首先，该编程将会从快闪存储器107中读取该页数据。接着，该 编程将会比对这个数据与应该被写入的数据(例如，静态随机存取存 储器ioi中的or)。这是通过比对该被编程数据与该被锁存器在 VSRAM108内的数据来完成的。假如，在VSRAM108中的所有的位 都是r，则该页数据被成功地写入，并且该编程可以离开该循环以 及继续另一位阶(例如，00， 10)。假如，在VSRAM108中有任何 不是'T'的指标值，则该指标值所对应的在快闪存储器阵列107的多 阶单元的位将会再被写入一次。这个再一次写入该位对到该多阶单元 的步骤称为再一击。 一旦上述位被写入，该编程就可以再一次比对 该读取数据与该应该被写入的数据。这个步骤将会被持续直到所有的 位都被写入以及在VSRAM108中所有的指标值都是T为止。这个写入和数据检查的步骤会导致编程速度的减慢。所以，需要 改善编程速度。
技术实现思路
根据本专利技术的方法和装置，用于以并行方式编程一个多阶单元。 当该多阶单元以并行方式被编程时，该单元四阶中的每一位阶可以被 同时编程。在一个范例实施例中，提供了一种方法用于并行编程一个 快闪多阶存储器单元存储器。该方法包括载入数据至一静态随机存取存储器中。该方法可以包括读取多个来自静态随机存取存储器中数 据的多位字，以及载入该字至电源控制电路的至少一个锁存器缓冲 器。该方法还包括配对该锁存器缓冲器其中一个字的一个或多个位 至该锁存器缓冲器其中另一个字的一个或多个位，以及决定哪一个位 对需要编程。然而，该方法可以包括以并行方式，以该选定的位对 编程每一个存储器单元。该方法还可以包括通过施加电压至存储器单元晶体管的与被选取的位对相对应的漏极侧，来编程每一个多阶存 储器单元。可以了解的是，上述一般说明和随后的详细说明仅仅只是范例， 并不是用来限制本专利技术。除了在此所述的之外，还可以提出其他特征 以及/或变化。例如，本专利技术可以导致己经公开的特征的不同组合和 次组合，以及/或在随后详细描述的许多其他特征的不同组合和次组附图说明附图是说明书的一部分，描述了本专利技术的特定特征，并且可以结合附图说明本专利技术的一些原理。在附图中图l示出了依据现有技术，编程一个多阶单元的步骤；图2示出了依据本专利技术的一个实施例，编程一个多阶单元的范例步骤；图3示出了依据本专利技术的一个实施例，用于编程一个多阶单元的 电路；图4示出了依据本专利技术的一个实施例，在第一编程击中用于写入 数据的范例时序图5示出了依据本专利技术的一个实施例，用于检査该写入数据的范 例时序图；以及图6示出了依据本专利技术的一个实施例，在该第一击之后的编程击中用于写入数据的范例时序图。主要元件符号说明100:串行编程4阶存储器单元 101:静态随机存取存储器 102、 103:多位字104:输出向量 105:数据总线 106:锁存器107:快闪存储器阵列 跳VSRAM20本文档来自技高网...

【技术保护点】
一种用于并行编程快闪多阶存储器单元存储器的方法，所述方法包括：载入数据至暂存存储器；从所述暂存存储器中的所述数据中读取多个多位字；将所述多个字载入到至少一个锁存器缓冲器中；将从所述至少一个锁存器缓冲器中所述多个字之一而来的一个或多个位，与从所述至少一个锁存器缓冲器中所述多个字中另一个而来的一个或多个位进行配对；决定哪些位对需要被编程；以及以并行方式将所选定的位对编程至所述存储器单元。

【技术特征摘要】
US 2006-10-26 11/586,6571、一种用于并行编程快闪多阶存储器单元存储器的方法，所述方法包括载入数据至暂存存储器；从所述暂存存储器中的所述数据中读取多个多位字；将所述多个字载入到至少一个锁存器缓冲器中；将从所述至少一个锁存器缓冲器中所述多个字之一而来的一个或多个位，与从所述至少一个锁存器缓冲器中所述多个字中另一个而来的一个或多个位进行配对；决定哪些位对需要被编程；以及以并行方式将所选定的位对编程至所述存储器单元。2、 如权利要求1所述的方法，还包括 选取多个电压之一；以及经由多个N型金属氧化物半导体源极跟随器之一，施加所选取 的电压至与所选定的位对相对应的存储器单元的晶体管的漏极。3、 如权利要求2所述的方法，其中，施加所选取的电压的步骤 包括经由所述多个N型金属氧化物半导体源极跟随器之一以及驱 动电路，施加所选取的电压。4、 如权利要求1所述的方法，还包括 将所述多个字载入至指标静态随机存取存储器。5、 如权利要求4所述的方法，还包括-将所述被编程的位对与指标静态随机存取存储器中所述多个字 的对应的位对进行比对。6、 如权利要求5所述的方法，还包括 判断所述位对是否成功地被编程；以及改变所有被成功编程的位对在所述指标静态随机存取存储器中 的指标值，以指示这些位对已经成功地被编程。7、 如权利要求5所述的方法，还包括 判断是否有任何位对没有被成功地编程；以及 以并行方式再一次编程含有没有被成功地编程的位对的存储器单元。8、 如权利要求1所述的方法，还包括将所述被编程的位对与在所述暂存存储器中数据的对应的位对 进行比对。9、 如权利要求8所述的方法，还包括 判断所述位对是否成功地被编程；以及改变数据中所有被成功编程的位对在所述暂存存储器中的指标 值，以指示这些位对已经成功地被编程。10、 如权利要求l所述的方法，还包...

【专利技术属性】
技术研发人员：陈重光，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]