在顺序写入当中进行校验处理的非易失性的存储器制造技术

一种半导体存储装置，包括：　　　　顺序存取的非易失性的存储阵列，具有多个规定的地址单位的数据保存行；　　　　写入数据保持模块，以所述规定的地址单位保持相当于所述规定的地址单位ｎ倍（ｎ为２以上的整数）的数据容量的写入数据，该写入数据为应写入所述存储阵列中的写入数据；　　　　数据写入模块，以所述规定的地址单位，向所述存储阵列中作为写入对象的对象数据保存行写入所述保持的写入数据；　　　　数据验证模块，判定写入所述对象数据保存行的所述规定的地址单位的已写入数据、和所述写入数据保持模块所保持的所述规定的地址单位的写入数据是否一致；以及　　　　控制部，当所述已写入数据和所述写入数据不一致时，不执行由数据写入模块对所述对象数据保存行的下一个数据保存行进行的剩余所述写入数据的写入。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及可改写数据的半导体存储装置、顺序存取的半导体存储装 置以及针对顺序存取的半导体存储装置的数据写入控制方法。
技术介绍
EEPROM或闪速ROM等可改写数据的半导体存储装置多被用作各种 电子设备的存储装置。在电子设备中，有时希望以如下方式来使用这种半 导体存储装置，S卩对满足预先确定的数据条件的输入数据的改写不作限 制，但对不满足该数据条件的输入数据的改写进行限制。例如，可考虑设 定只有在改写数据大于半导体存储装置中存储的数据(称为被改写数 据)时才执行改写的条件、或者只有在改写数据小于半导体存储装 置中存储的数据(称为被改写数据)时才执行改写的条件。然而，以往可改写的半导体存储装置不具有限制数据的改写的系统， 只要满足用于改写数据的规定的顺序就可对存储的数据进行改写，因此， 无法适用于如上所述数据条件下的改写。作为对存储装置的数据写入进行控制的技术，例如公知的有在存储装 置的外部设置针对存储装置的写入禁止装置。或者，公知的还有如下技 术，即当使用存储装置时，通过在存储装置的位于数据保存区域之后的 地址中写入用于表示不允许对数据保存区域进行写入的信息来禁止对数据 保存区域进行写入。此外，公知的还有对于存储阵列的数据单元只允许顺序存取的半导体 存储装置、例如EEPROM。这种半导体存储装置因为比较便宜，所以被用 作用于保持与耗材的余量或者消耗量相关的数据的存储装置。在这里，存 储阵列的内部结构一般为x行Xy列格子状，各数据单位保存l位的数据时，每l行可以保存y位数据。
技术实现思路
但是，因为一般以行为单位管理对存储阵列的存储，所以对这样的数据单元写入y位的n倍(n为2以上的整数)数据时，只能把数据分成n 次进行写入。结果与ny位数据一次性写入时相比，因要进行n次写入操 作，没有正常完成写入的可能性提高了。虽然使用x行Xny列存储阵列可以解决这个问题，但是当y位数据写 入装置和ny位数据写入装置共用具有x行Xny列存储阵列的半导体存储 装置时，不使用x行Xny列存储阵列的一部分列(数据单元)。结果发生 不能有效地灵活利用存储阵列的问题，并因为以顺序存取方式存取目标数 据单元，对不必要的数据单元也要进行存取，所以存在降低存取速度的问 题。本专利技术是为了解决上述问题而做出的，其目的在于，提高数据的写入 可靠性，该数据为比半导体存储装置的存储阵列中的1行所能保存的数据 长度还长的数据长度。本专利技术的目的还在于，在半导体存储装置中禁止写 入不满足规定的数据条件的输入数据。为了解决上述问题，本专利技术的第一方面提供一种半导体存储装置。本 专利技术第一方面涉及的半导体存储装置，其中包括顺序存取的非易失性存 储阵列，具有多个规定的地址单位的数据保存行；写入数据保持模块，以 所述规定的地址单位保持相当于所述规定的地址单位的n倍(n为2以上 的整数)数据容量的写入数据，该数据为应写入所述存储阵列的写入数 据；数据写入模块，以所述规定的地址单位，向所述存储阵列中成为对象 数据保存行写入所述保持的写入数据；数据验证模块，判定写入所述对象 数据保存行的所述规定的地址单位的己写入数据、和所述写入数据保持模 块所保持的所述规定的地址单位的写入数据是否一致；以及控制部，当所 述已写入数据和所述写入数据不一致时，不执行由数据写入模块对所述对 象数据保存行的下一个数据保存行进行的剩余所述写入数据的写入。根据本专利技术第一方面涉及的半导体存储装置，当以所述规定的地址单 位向所述存储阵列的数据保存行写入可保存并相当于规定的地址单位n倍的数据容量的写入数据时，判定写入对象数据保存行的所述规定的地址单 位的已写入数据、和写入数据保持模块所保持的所述规定的地址单位的写 入数据是否一致，当不一致时，不执行由数据写入模块对所述对象数据保 存行的下一个数据保存行进行的剩余所述写入数据的写入。因此能够提高 数据的写入可靠性，该数据为比半导体存储装置的存储阵列中的1行所能 保存数据长度还长的数据长度。在本专利技术第一方面涉及的半导体存储装置中，当所述己写入数据和所 述写入数据一致时，所述控制部也可以执行由所述写入模块对所述对象数 据保存行的下一个数据保存行进行的所述写入数据的写入，在这种情况 下，边维持数据的可靠性，边向存储阵列依次写入剩余的写入数据。在本专利技术第一方面涉及的半导体存储装置中，所述数据验证模块也可 以在结束了对所述对象数据保存行写入所述写入数据后，以所述地址单位 从所述对象数据保存行读出所述已写入数据，并且，用所述读出的所述规 定的地址单位的所述已写入数据和所述规定的地址单位的写入数据，来判 定所述已写入数据和所述写入数据是否一致。在这种情况下，以所定的地 址单位，能够判定已写入数据和写入数据是否一致。在本专利技术第一方面涉及的半导体存储装置中，所述数据验证模块也可 以在结束了对所述对象数据保存行写入所述写入数据后，从所述对象数据 保存行以每1地址读出所述已写入数据，并从所述写入数据保持模块以1 地址单位取得写入数据，并且，用读出的所述规定的l地址单位的所述己 写入数据和所述取得的l地址单位的写入数据，来判定所述已写入数据和 所述写入数据是否一致。在这种情况下，以1地址单位，能够判定已写入 数据和写入数据是否一致。在本专利技术第一方面涉及的半导体存储装置中，所述半导体存储装置， 其中也可以包括现有数据保存模块，保存在写入所述写入数据前保存在 所述对象数据保存行中的现有数据；数据写回模块，当所述数据验证模块 判定为所述己写入数据和所述写入数据不一致时，将所述现有数据保存模 块保存的所述现有数据写入所述对象数据保存行中。在这种情况下，能够 将保存在存储阵列的数据，返回为写入写入数据之前的值。在本专利技术第一方面涉及的半导体存储装置中，也可以在所述数据保存 行中，从最高的位开始依次保存数据，所述数据写入模块从最高的位开始 依次向所述存储阵列执行数据的写入。在这种情况下，能够更加迅速的执 行写入数据的值和读出的现有数据的值是否一致的判定。本专利技术的第二方面提供一种半导体存储装置。本专利技术第二方面涉及的 半导体存储装置，其中包括顺序存取的非易失性存储阵列，具有多个数 据保存行，该数据保存行具有8个保存1位数据的数据单元；写入数据保持模块，以8位为单位保持n倍(n为2以上的整数)于8位的写入数 据，该写入数据为应写入所述存储阵列中的写入数据；数据写入模块，以 8位为单位，向所述存储阵列中作为写入对象的对象数据保存行写入所述 保持的写入数据；数据验证模块，判定写入所述对象数据保存行的8位己 写入数据和所述写入数据保持模块所保持的8位写入数据是否一致；以及 控制部，当所述己写入数据和所述写入数据不一致时，不执行由数据写入 模块对所述对象数据保存行的下一个数据保存行进行的剩余所述写入数据 的写入。根据本专利技术第一方面涉及的半导体存储装置，当以8位的单位，向所 述存储阵列的数据保存行写入可保存并相当于规定的8位的n倍的数据容 量的写入数据时，判定写入对象数据保存行的8位的单位的已写入数据、 和写入数据保持模块所保持的8位的单位的写入数据是否一致，当不一致 时，不执行由数据写入模块对所述对象数据保存行的下一个数据保存行进行的剩余所述写入数据的写入。因此能够提高数据的写入可靠性，该数本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储装置，包括顺序存取的非易失性的存储阵列，具有多个规定的地址单位的数据保存行；写入数据保持模块，以所述规定的地址单位保持相当于所述规定的地址单位n倍(n为2以上的整数)的数据容量的写入数据，该写入数据为应写入所述存储阵列中的写入数据；数据写入模块，以所述规定的地址单位，向所述存储阵列中作为写入对象的对象数据保存行写入所述保持的写入数据；数据验证模块，判定写入所述对象数据保存行的所述规定的地址单位的已写入数据、和所述写入数据保持模块所保持的所述规定的地址单位的写入数据是否一致；以及控制部，当所述已写入数据和所述写入数据不一致时，不执行由数据写入模块对所述对象数据保存行的下一个数据保存行进行的剩余所述写入数据的写入。2. 如权利要求1所述的半导体存储装置，其中，当所述已写入数据和所述写入数据一致时，所述控制部执行由数据写 入模块对所述对象数据保存行的下一个数据保存行进行的所述写入数据的 写入。3. 如权利要求1或2所述的半导体存储装置，其中，所述数据验证模块在结束了对所述对象数据保存行写入所述写入数据 后，以所述地址单位从所述对象数据保存行读出所述己写入数据，并且，用所述读出的所述规定的地址单位的所述已写入数据和所述规定的地 址单位的写入数据，来判定所述已写入数据和所述写入数据是否一致。4. 如权利要求1或2所述的半导体存储装置，其中， 所述数据验证模块在结束了对所述对象数据保存行写入所述写入数据后，从所述对象数据保存行以每1地址读出所述已写入数据，并从所述写 入数据保持模块以l地址单位取得写入数据，并且， 用读出的所述规定的1地址单位的所述已写入数据和所述取得的1地 址单位的写入数据，来判定所述已写入数据和所述写入数据是否一致。5. 如权利要求1至4中任一项所述的半导体存储装置，所述半导体存 储装置还包括现有数据保存模块，保存在写入所述写入数据前保存在所述对象数据 保存行中的现有数据；数据写回模块，当所述数据验证模块判定为所述己写入数据和所述写 入数据不一致时，将所述现有数据保存模块保存的所述现有数据写入所述 对象数据保存行中。6. 如权利要求1至5中任一项所述的半导体存储装置，其中，在所述数据保存行中，从最高的位开始依次保存数据， 所述数据写入模块从最高的位开始依次向所述存储阵列执行数据的写入。7. —种半导体存储装置，包括顺序存取的非易失性存储阵列，具有多个数据保存行，该数据保存行 具有8个保存1位数据的数据单元；写入数据保持模块，以8位为单位保持n倍(n为2以上的整数)于8 位的写入数据，该写入数据为应写入所述存储阵列中的写入数据；数据写入模块，以8位为单位，向所述存储阵列中作为写入对象的对 象数据保存行写入所述保持的写入数据；数据验证模块，判定写入所述对象数据保存行的8位已写入数据和所 述写入数据保持模块所保持的8位写入数据是否一致；以及控制部，当所述已写入数据和所述写入数据不一致时，不执行由数据 写入模块对所述对象数据保存行的下一个数据保存行进行的剩余所述写入 数据的写入。8. 如权利要求7所述的半导体存储装置，其中，当所述已写入数据和所述写入数据一致时，所述控制部执行由数据写 入模块对所述对象数据保存行的下一个数据保存行进行的所述写入数据的 写入。9. 一种写入控制方法，用于向半导体存储装置写入相当于规定的地址单位n倍的数据容量的写入数据，该半导体存储装置具有被顺序存取的非易失性的存储阵列，该存储阵列具有多个规定的地址单位的数据保存行，所述写入控制方法执行如下歩骤接收相当于所述规定的地址单位n倍(n为2以上的整数)的数据容 量的写入数据，以所述规定的地址单位保持所述接收的写入数据，以所述规定的地址单位，向所述存储阵列中作为写入对象的对象数据 保存行写入所述保持的写入数据，判定写入所述对象数据保存行的所述规定的地址单位的已写入数据、 和所述保持的所述规定的地址单位的写入数据是否一致，当所述已写入数据和所述写入数据不一致时，不执行对所述对象数据 保存行的下一个数据保存行进行的剩余所述写入数据的写入。10. 如权利要求9所述的写入控制方法，其中，当所述己写入数据和所述写入数据一致时，执行对所述对象数据保存 行的下 一个数据保存行进行的所述地址单位的写入数据的写入。11. 如权利要求IO所述的写入控制方法，所述方法还执行如下步骤判定写入所述下一个数据保存行的所述规定的地址单位的已写入数 据、和所述保持的所述规定的地址单位的写入数据是否一致，当所述已写入数据和所述写入数据不一致时，不执行对所述下一个数 据保存行的下一个数据保存行进行的剩余所述写入数据的写入。12. —种写入控制方法，用于向半导体存储装置写入n倍(n为2以上 的整数)于8位的写入数据，所述半导体存储装置具有被顺序存取的非易 失性的存储阵列，该存储阵列具有多个数据保存行，并且所述数据保存行 具有8个保存1位数据的数据单元，所述写入数据控制方法执行如下步骤接收所述n倍于8位的数据长度的写入数据， 以8位单位保持所述接收的写入数据，以8位为单位，向所述存储阵列中作为写入对象的对象数据保存行写入所述保持的写入数据，判定写入所述对象数据保存行的8位单位的已写入数据和所述保持的 8位单位的写入数据是否一致，当所述已写入数据和所述写入数据不一致时，不执行对所述对象数据 保存行的下一个数据保存行进行的剩余所述写入数据的写入。13. 如权利要求12所述的写入控制方法，其中，当所述已写入数据和所述写入数据一致时，执行对所述对象数据保存行的下一个数据保存行进行的8位单位的写入数据的写入。14. 如权利要求13所述的写入控制方法，所述方法还执行如下步骤判定写入所述下一个数据保存行的8位单位的已写入数据和所述保持 的8位单位的写入数据是否一致，当所述已写入数据和所述写入数据不一致时，不执行对所述下一个数 据保存行的下一个数据保存行进行的剩余所述写入数据的写入。15. —种半导体存储装置，其特征在于，包括非易失性的存储阵列；以及读写控制器，控制向所述存储阵列的数据写入以及从所述存储阵列的 数据读出；所述读写控制器在被请求对所述存储阵列进行数据的写入时，针对输 入的多位写入数据的值和存储于应写入所述多位写入数据的多位存储区域 中的多位存储数据的值，从所述多位写入数据中的最高的位开始以1位为 单位依次进行比较，当具有被判定为相对于所述存储数据的各位的值满足 规定的大小关系的位时，对于该被判定的位的写入数据执行写入后，检查 对存储在执行写入的存储区域中的存储数据和所述被判定的位的写入数据 是否一致，当一致时，执行所述被判定的位以后的位的写入数据的写入， 当不一致时，禁止所述被判定的位以后的位的写入数据的写入。16. —种半导体存储装置，其特征在于，包括 非易失性的存储阵列；以及读写控制器，控制向所述存储阵列的数据写入以及从所述存储阵列的 数据读出； 所述读写控制器在被请求对所述存储阵列进行数据的写入时，针对输 入的多位写入数据的值和存储于应写入所述多位写入数据的多位存储区域 中的多位存储数据的值，从所述多位写入数据中的最高的位开始以...

【专利技术属性】
技术研发人员：朝内升，大塚荣太郎，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：