【技术实现步骤摘要】
本专利技术涉及半导体存储器设备。
技术介绍
在提供有SRAM (static random access memory, 静态随机访问存储 器)以及类似存储器的半导体存储器设备中，例如，读放大器(sense amplifier)时序信号被生成以放大来自存储单元的读数据，或者数据被写 入以生成写放大器时序信号。当从上述半导体存储器设备的存储单元中读取数据时，通过位线从存 储单元读取数据所需的时间因位线长度变得更长而被延长。相比之下，当在存储单元中写入数据时，在存储单元中写入数据所需 的时间由在施加写入数据至位线后在存储单元中完成数据写入所需的时间 来决定。在上述半导体存储器设备中，从存储单元读取数据所需的时间依照位 线长度而变化。因此，在位线长度相当短的情况中，当在存储单元中写入 数据的时间被设置为等于从存储单元读取数据的时间时，设置足够的写入 时间以在存储单元中写入数据就可能变得不可能了。因此，为了优化地进 行来自存储单元的数据读取或存储单元中的数据写入，数据读取时间或数 据写入时间必须被分别设置。日本早期公开的专利公开No. 2006-4476公开了一种半导体...
【技术保护点】
一种半导体存储器设备，该半导体存储器设备确定通过读取复制单元的操作而读取来自存储单元的数据所需的数据读取时间，所述复制单元与复制位线和复制字线相连，所述复制位线具有和连接至所述存储单元的位线等效的负载，所述半导体存储器设备包含： 写控制信号生成单元，该写控制信号生成单元包括用以接收复制字线激活信号输入的多级耦合的逻辑门，所述复制字线激活信号是响应于用于驱动所述复制字线的驱动信号而生成的，所述写控制信号生成单元基于所述复制字线激活信号而生成写控制信号，所述写控制信号用以确定写入数据至所述存储单元所需的数据写入时间。
【技术特征摘要】
JP 2007-3-15 2007-0667011.一种半导体存储器设备，该半导体存储器设备确定通过读取复制单元的操作而读取来自存储单元的数据所需的数据读取时间，所述复制单元与复制位线和复制字线相连，所述复制位线具有和连接至所述存储单元的位线等效的负载，所述半导体存储器设备包含写控制信号生成单元，该写控制信号生成单元包括用以接收复制字线激活信号输入的多级耦合的逻辑门，所述复制字线激活信号是响应于用于驱动所述复制字线的驱动信号而生成的，所述写控制信号生成单元基于所述复制字线激活信号而生成写控制信号，所述写控制信号用以确定写入数据至所述存储单元所需的数据写入时间。2. 如权利要求1所述的半导体存储器设备，其中所述写控制信号生成单元包括多个NAND电路，在每个NAND电路中第一输入端接收所述复 制字线激活信号输入并且第二输入端接收第一逻辑调整信号，所述第一逻 辑调整信号是响应于所述复制字线激活信号而生成的并且具有和所述复制 字线激活信号相同的极性。3. 如权利要求2所述的半导体存储器设备，其中所述多个NAND电 路是多级连接的。4....
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。