功率估计系统技术方案

本申请案涉及一种功率估计系统。一种用于集成电路设计的功率估计的方法包含：在扫描模式中将测试向量加载到第一触发器序列中；在扫描模式中评估所述测试向量且将所述评估的结果保存在第二触发器序列中；将结果从所述第二触发器序列读出到扫描链；及基于所述结果来计算功率生成。在一个实施例中，从自动测试型式生成器接收所述测试向量。生成器接收所述测试向量。生成器接收所述测试向量。

【技术实现步骤摘要】
功率估计系统
[0001]优先权
[0002]本申请案主张2020年4月27日申请的第62/704,204号美国临时申请案的优先权，且将那个申请案全文并入进来。


[0003]本公开涉及功率分析，且特定来说，涉及在没有模拟或仿真的情况下基于测试型式的分析的功率估计。

技术介绍

[0004]使用测试型式来验证所制造硅电路的完整性。将所制造芯片放置到测试机中且使用扫描链将型式输入到装置中。优化测试型式输入以提供对制造缺陷的最大控制及可见性。
[0005]在扫描测试期间，经由一组扫描链将测试型式串行地加载到电路中。在这个加载过程期间，电路内部的切换次数很高且峰值毛刺功率可能使测试器过载或损坏硅。
[0006]为了消除这些功率问题，可利用标准延迟格式(SDF)延迟来模拟具有测试型式的电路，接着执行功率计算。这个门级模拟及功率估计很慢且由于测试向量的长度，即使使用计算网格，这个过程也可能花费大量时间(例如，几周)来执行。
[0007]仿真无法解决这个问题，因为需要详细的延迟信息，这通常不是仿真器所支持的。
[0008]使用所有波形的详细且准确的功率计算很慢，但却是使用仿真或模拟输出所需要的。

技术实现思路

[0009]一种用于集成电路设计的一部分的功率估计的方法，其包括：在扫描模式中将测试向量加载到第一触发器序列中；在扫描模式中评估所述测试向量且将所述评估的结果保存在第二触发器序列中；将结果从所述第二触发器序列读出到扫描链；及基于所述结果来计算由所述集成电路设计的所述部分使用的功率。
附图说明
[0010]在附图的图中通过实例且非限制的方式说明本公开，且其中类似参考编号是指类似元件且其中：
[0011]图1A说明用于测试向量刺激的功率估计的方法的一个实施例。
[0012]图1B说明用于功率估计的改进方法的一个实施例。
[0013]图2是功率估计系统的一个实施例的框图。
[0014]图3是功率估计过程的一个实施例的概述流程图。
[0015]图4是使用集成波形及功率引擎方法的功率分析系统的一个实施例的流程图。
[0016]图5说明所述过程中涉及的元件的一个实施例的简化图。
[0017]图6说明加载扫描数据的一个实施例。
[0018]图7是循序元件之间的评估的一个实施例的框图。
[0019]图8说明循序元件的实例性值。
[0020]图9说明随着时间的推移的评估序列。
[0021]图10A到10C说明实例性峰值功率型式。
[0022]图11A说明实例性矩阵。
[0023]图11B说明处理之后的图11A的矩阵。
[0024]图12描绘根据本公开的一些实施例的在集成电路的设计及制造期间使用的各种过程的流程图。
[0025]图13描绘本公开的实施例可在其中操作的实例计算机系统的图。
具体实施方式
[0026]本申请案通过消除门级模拟或仿真来解决测试向量的功率分析问题。使用集成波形及功率引擎方法来直接计算测试型式数据。在一个实施例中，从自动测试型式生成器接收测试型式数据，所述自动测试型式生成器计算相关数据，从而实现模拟特定所关注型式或循环，而无需串行地模拟先前循环以达到所关注循环。使用由自动测试型式生成器生成的初始状态数据实现更快模拟以及部分模拟，且还消除了对经压缩扫描链进行解压缩的需要。测试型式包含使用串行扫描链移入到硅装置中的一系列0/1值。这个型式数据集是扫描链中的每一循序单元的值。从测试型式数据，所述系统可针对整个测试直接识别所述设计中的所有扫描元件的值。
[0027]如果循序值是已知的，那么使用波形计算技术来计算所有组合单元的值。从扫描链已知所有循序单元的值；因此，这种方法可高效地计算所述设计中的所有节点。接着，集成功率引擎可使用每一节点的波形值在门级网表上执行快速的近似功率估计。
[0028]这提供了快速功率估计。因为初始状态数据适用于转变的相关子集，所以功率估计器将快得多地提供数据。可在生成每一测试向量之后执行这个功率计算，且可再生超过最大功率值的任何向量。这会带来满足功率要求的测试向量集。
[0029]在一个实施例中，扫描向量还经级联以形成一连串扫描测试。这些向量中的每一者与下一/前一集重叠。从硅读出一个向量，而将下一向量加载到硅中。功率计算是向量读取期间的切换及下一向量加载期间的切换的组合。个别地计算每一向量的功率允许所述系统重新排序且计算所有型式组合的功率，从而实现最优顺序以满足功率要求。因此，功率估计系统为所有型式组合提供快速、相关且准确的功率估计，从而实现针对集成电路的功率要求选择最优型式顺序。
[0030]图1A说明用于测试向量刺激的功率估计的方法的一个实施例。在一个实施例中，所述过程包含在110处使用测试型式生成器来生成测试向量。所述过程进一步包含在120处以SDF延迟在门级网表上模拟或仿真测试向量。所述过程进一步包含在130处以快速信号数据库(FSDB)或另一波形格式保存波形，及在140处使用功率分析系统来执行基于循环的功率分析。如下文将更详细地描述，功率分析系统确定峰值功率且确定测试向量是否满足电路的功率要求。
[0031]在一个实施例中，使用串行扫描链来将测试向量加载到所述设计中。这允许通过
经由扫描链加载所需数据来控制任何循序触发器。否则，使用设计逻辑很难或不可能控制这些循序单元。
[0032]图1B说明用于提供功率估计的本系统及方法的一个实施例。测试型式生成器150生成测试型式，且将数据160传递到功率分析器170，所述功率分析器170生成峰值功率图180。与图1A中所说明的方法相比，这种方法不利用门电平模拟。这使其就时间以及计算成本而言更高效。
[0033]图2是功率估计系统的一个实施例的框图。功率估计系统200包含自动测试型式生成器220及功率分析系统230。在一个实施例中，功率估计系统200是在计算机系统中实施。在一个实施例中，功率估计系统200的不同部分可在不同系统中实施。功率估计系统200用于集成电路设计及/或验证中，以确保可满足功率要求，如下文将论述。本系统提供一种改进的功率估计系统，其在例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等的电路的设计及测试方面提供技术改进。
[0034]自动测试型式生成器220的输入是通常呈网表格式205的设计。网表表示集成电路设计或集成电路设计的一部分。在一个实施例中，测试目标由用户经由用户接口210选择。测试目标识别所关注循环的子集，以进行评估。在一个实施例中，测试目标还识别所关注集成电路的部分，以进行评估。在一个实施例中，所述系统用于评估可能引起功率尖峰或超过容量的循环的子集。在一个实施例中，用户可识别此类循环。在另一实施例中，其它系统215可识别此类循环以进行评估。
[0035]自动测试型式生成器(ATPG)220接收对选定移位及/或捕获循环的循序元件的状态的请求。ATPG 220为功本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于集成电路设计的一部分的功率估计的方法，其包括：在扫描模式中将测试向量加载到第一触发器序列中；在扫描模式中评估所述测试向量且将所述评估的结果保存在第二触发器序列中；将结果从所述第二触发器序列读出到扫描链；及基于所述结果来计算由所述集成电路设计的所述部分使用的功率。2.根据权利要求1所述的方法，其中使用串行扫描链来加载所述测试向量。3.根据权利要求1所述的方法，其中自动测试型式生成器提供用于所述功率估计的所述测试向量，所述测试向量包括所述集成电路设计中的多个元件的初始状态，使得不使用门级模拟。4.根据权利要求3所述的方法，其中所述自动测试型式生成器生成所关注型式的所述测试向量，以通过所述功率估计进行评估。5.根据权利要求1所述的方法，其中：所述测试向量经级联以形成一系列扫描测试；及所述测试向量中的每一者与下一所述测试向量集及前一所述测试向量集重叠。6.根据权利要求1所述的方法，其进一步包括：所述结果，其用于评估每一测试向量的功率；对为每一测试向量计算的所述功率进行重新排序；及计算所有型式组合的所述功率。7.根据权利要求6所述的方法，其中使用功率矩阵来计算所述组合。8.根据权利要求7所述的方法，其进一步包括：从所述功率矩阵移除表示高于阈值的功率电平的元素。9.根据权利要求8所述的方法，其进一步包括：在所述功率矩阵上对评估进行迭代且用优先级标记所述功率矩阵中的每一条目，使得所述矩阵中的最大功率值是起点。10.一种用于集成电路设计的功率估计系统，其包括：扫描逻辑，其经配置以在扫描模式中将测试向量加载到第一触发器序列中；波形评估器，其经配置以在扫描模式中评估所述测试向量且将所述评估的结果保存在第二触发器序列中；所述扫描逻辑，其进一步经配置以将结果从所述第二触发器序列读出到扫描链；及功率估计器，其经配置以基于所述结果来计算由所述集成电路设计的所述部分使用的功率。11.根据权利要求10所述的系统，其进一步包括：串行扫描链，其中使用所述串行扫描链来加载...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：