用于执行分段相加的不经意进位轨道寄存器制造技术

用于使用一个或多个进位轨道寄存器分段相加到累加寄存器中的方法和装置，其中累加寄存器包括第一多个量子位，每个量子位表示第一二进制数的相应位，并且每个进位轨道寄存器包括表示相应二进制数的多个量子位。在一个方面中，一种方法包括在累加寄存器的相应预定量子位位置将一个或多个进位轨道寄存器分别插入累加寄存器中；在正态下初始化每个进位轨道寄存器的每个量子位；将一个或多个减法运算应用于累加寄存器，其中每个减法运算从累加寄存器的对应部分减去相应进位轨道寄存器的状态；以及使用分段相加将一个或多个输入二进制数添加到累加寄存器中。加到累加寄存器中。加到累加寄存器中。

【技术实现步骤摘要】
【国外来华专利技术】用于执行分段相加的不经意进位轨道寄存器

技术介绍

[0001]本说明书涉及量子计算。
[0002]经典计算机具有由位组成的内存，每个位可以表示零或一。量子计算机保持量子位序列，称为量子位，其中每个量子位可以表示零、一或任何零和一的量子叠加。量子计算机通过将量子位设置在初始状态，并且例如，根据一系列量子逻辑门控制量子位来运行。

技术实现思路

[0003]本说明书描述了使用不经意(oblivious)进位轨道寄存器执行分段相加的技术。
[0004]通常，本说明书中描述的主题的一个创新方面可以通过使用一个或多个进位轨道寄存器分段相加到累加寄存器中的方法来实现，其中，累加寄存器包括第一多个量子位，每个量子位表示第一二进制数的相应位，并且其中，每个进位轨道寄存器包括表示相应二进制数的多个量子位，所述方法包括：在累加寄存器的相应预定量子位位置将一个或多个进位轨道寄存器插入累加寄存器；在正态下初始化每个进位轨道寄存器的每个量子位；将一个或多个减法操作应用于累加寄存器，其中，每个减法操作从累加寄存器的部分减去相应进位轨道寄存器的状态，所述累加寄存器的部分从相应初始化进位轨道寄存器被插入的预定量子位位置开始，并在下一个被插入的进位轨道之前的量子位位置或第一二进制数的最高有效位结束；以及使用分段相加将一个或多个输入二进制数添加到累加寄存器中。
[0005]这些方面的其他实现包括记录在一个或多个计算机存储设备上的对应计算机系统、装置和计算机程序，其每个被配置为执行所述方法的动作。一个或多个经典和/或量子计算机的系统可以被配置为通过在系统上安装软件、固件、硬件或其组合来执行特定操作或动作，这些软件、固件、硬件或组合在操作中使系统执行动作。一个或多个计算机程序可以被配置为通过包括当由数据处理装置执行时使装置执行动作的指令来执行特定操作或动作。
[0006]上述和其他实现可以单独或组合地各自可选地包括以下一个或多个特征。在一些实现中，使用分段相加将一个或多个输入二进制数添加到累加寄存器中包括：将输入二进制数分离为与在每个进位轨道寄存器之间的累加寄存器的部分相对应的片段，对每个对应的输入二进制数执行相应的加法操作，以将输入二进制数添加到相应累加寄存器的部分的状态，其中加法操作的进位添加到相应进位跑道寄存器的状态累加寄存器的部分累加寄存器的部分。
[0007]在一些实现中，在累加寄存器的相应预定量子位位置将一个或多个进位轨道寄存器插入累加寄存器包括：以均匀间隔插入预定数量的进位轨道寄存器。
[0008]在一些实现中，从累加寄存器的部分减去相应进位轨道寄存器的状态，所述累加寄存器的部分从相应初始化进位轨道寄存器被插入的预定量子位位置开始，并在下一个被插入的进位轨道之前的量子位位置或第一二进制数的最高有效位结束包括：从所述累加寄存器的部分的状态值减去在进位轨道寄存器状态中编码的值，以及更新累加寄存器的部分的状态以编码新值。
[0009]在一些实现中，所述方法还包括：将一个或多个进位轨道寄存器的状态添加到累加寄存器的相应部分；以及测量累加寄存器以确定一个或多个输入二进制数相加的结果。
[0010]在一些实现中，所述方法还包括：确定一个或多个进位轨道寄存器中的每个量子位是否正确初始化。
[0011]在一些实现中，所述方法还包括：测量累加寄存器和一个或多个进位轨道寄存器；以及通过经典处理将一个或多个进位轨道寄存器的状态从累加寄存器的状态中移除，以确定分段相加的结果。
[0012]在一些实现中，对相同输入二进制数的片段并行执行加法操作。
[0013]在一些实现中，第一多个量子位中的每个量子位表示以小端2s补码整数格式存储的第一二进制数的相应位，相应进位轨道寄存器中的每个量子位表示以小端2s补码整数格式存储的相应二进制数。
[0014]在一些实现中，加法操作包括2s补码加法操作。
[0015]在一些实现中，加法操作包括模块化加法操作。
[0016]本说明书中描述的主题可以以特定方式实现，以实现以下一个或多个优点。
[0017]实现当前描述的进位轨道的系统可以以更高的计算速度执行加法计算，因为进位轨道将加法操作编码为多个可并行执行的分段相加操作。
[0018]此外，实现当前描述的进位轨道的系统可以以目标精度执行加法计算。通常，如果轨道溢出，则在加法操作中可能会出现错误。在目前描述的进位轨道结构中，这只能在进位轨道存储2
m
‑
1(其中，m表示进位轨道的大小)并递增时发生，并且加法只能使轨道递增一次。因为2
m
个可能轨道值中的仅一个偏差，所以分段相加操作的结果与加法操作的结果偏差最多为1/2
m
。因此，增加进位轨道尺寸减少偏差。此外，当前描述的进位轨道技术可用于对使用具有以下特征的模整数的陪集表示(coset representation of modular integers)来表示的模整数执行加法：具有最多(r+1)/2
m
的偏差的r个进位轨道。
[0019]目前描述的进位轨道技术可应用于涉及计数或累加的任何量子计算中。由于上述并行化和有界偏差，实现当前描述的进位轨道的量子计算因此也可以实现改进的计算速度和错误率。
[0020]本说明书主题的一个或多个实现的细节在附图和下面的描述中阐述。从说明书、附图和权利要求书中，主题的其他特征、方面和优点将变得显而易见。
附图说明
[0021]图1示出了示例量子计算系统。
[0022]图2是使用一个或多个进位轨道寄存器向累加寄存器分段相加的示例处理的流程图。
[0023]图3A示出了用于将一个进位轨道寄存器添加到累加寄存器的示例电路图。
[0024]图3B示出了用于将多个进位轨道寄存器添加到累加寄存器的示例电路图。
[0025]图4示出了用于使用由不经意进位轨道寄存器启用的并行分段相加将数字添加到累加寄存器的示例电路图。
[0026]各个附图中类似的参考号和名称表示类似的元件。
具体实施方式
[0027]概述
[0028]在执行加法时，知道进位不能发生在特定位置是有利的。例如，当要执行许多模块化加法时，一种已知的经典优化技术是有目的地将附加位(本文称为进位轨道)附加到寄存器。这允许在由于溢出风险而必须将寄存器归一化回[0,N)范围之前执行许多针对寄存器的加法。也可以在寄存器的中间引入进位轨道，允许两半独立工作一段时间。
[0029]在量子计算环境中，进位轨道很难实现，因为它们会导致退相干(decoherence)。例如，考虑在位置1处带有进位轨道的2位寄存器，寄存器最初处于|0＞状态。要将2添加到寄存器，可以将1添加到寄存器两次，也可以将2添加到寄存器一次。两种加法操作都可以在辅助量子位q的条件下执行。因为1+1＝2，预期两种可能的加法操作将具有等效的效果，并且寄存器将不会与q纠缠。然而，由于寄存器的下半部分(最高有效部分)进位进入轨道，因此可以通过检查(通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种使用一个或多个进位轨道寄存器分段相加到累加寄存器的方法，其中，累加寄存器包括第一多个量子位，其中每个量子位表示第一二进制数的相应位，并且其中，每个进位轨道寄存器包括表示相应二进制数的多个量子位，所述方法包括：在累加寄存器的相应预定量子位位置将所述一个或多个进位轨道寄存器分别插入累加寄存器；在正态下初始化每个进位轨道寄存器的每个量子位；将一个或多个减法运算应用于累加寄存器，其中，每个减法运算从累加寄存器的部分减去相应进位轨道寄存器的状态，所述部分从相应初始化进位轨道寄存器被插入的预定量子位位置开始并且在下一进位轨道被插入或第一二进制数的最高有效位之前的量子位位置结束；以及使用分段相加将一个或多个输入二进制数添加到累加寄存器中。2.根据权利要求1所述的方法，其中，使用分段相加将所述一个或多个输入二进制数添加到累加寄存器中包括：将输入二进制数分离为与在每个进位轨道寄存器之间的累加寄存器的部分相对应的片段，以及对输入二进制数的每个对应片段执行相应的加法运算，以将输入二进制数的所述片段添加到相应累加寄存器的部分的状态，其中加法操作的进位被添加到相应进位轨道寄存器的状态。3.根据权利要求1所述的方法，其中，在累加寄存器的相应预定量子位位置将所述一个或多个进位轨道寄存器插入累加寄存器包括以均匀间隔插入预定数量的进位轨道寄存器。4.根据权利要求1所述的方法，其中，从累加寄存器的部分减去相应进位轨道寄存器的状态，其中累加寄存器的所述部分从相应初始化进位轨道寄存器被插入的预定量子位位置开始并在下一进位轨道被插入或第一二进制数的最高有效位之前的量子位位置处结束，包括：从累加寄存器的所述部分的状态值减去在进位轨道寄存器的状态中编码的值，以及更新累加寄存器的所...

【专利技术属性】
技术研发人员：C吉德尼，
申请(专利权)人：谷歌有限责任公司，
类型：发明
国别省市：