一种智能电表芯片及智能电表制造技术

本发明专利技术公开了一种智能电表芯片及智能电表，包括通过总线信号连接的处理内核、波形收发单元及谐波分析协处理单元；所述波形收发单元用于接收并校验完整帧信号；所述谐波分析协处理单元用于根据所述完整帧信号，确定对应的谐波测量信息；所述处理内核用于控制智能电表。本发明专利技术在智能芯片上添加了波形收发单元及谐波分析协处理单元，将现有技术中由处理内核执行的谐波测量转交由上述两单元处理，使处理内核的传统任务，如通讯及控制等，能与谐波测量并行，解放了处理内核的资源，保障智能电表的稳定运行。的稳定运行。的稳定运行。

【技术实现步骤摘要】
一种智能电表芯片及智能电表


[0001]本专利技术涉及电气监测领域，特别是涉及一种智能电表芯片及智能电表。

技术介绍

[0002]随着电力电子技术的快速发展，非线性负载得到了广泛的应用。这类负载对电力系统引入了大量的谐波，造成电网信号波形畸变，会带来一系列的危害，如降低用电设备效率，影响各种电气设备的正常工作，对通讯系统产生干扰，影响计量结果的准确性等。随着泛在电力物联网的提出与发展，智能电表作为其中的重要一环，承担起了提供电网信号谐波的相关信息，对电网终端的电能质量分析和及时对谐波源用户采取管理策略产生重要的作用，大大推动智能电网的发展。
[0003]现有智能电表中谐波测量算法一般是由MCU软件实现的，这样灵活性高，可以根据实际的应用需求调整谐波测量算法。但是谐波测量算法运算量比较大，由纯软件实现时会占用大量的CPU资源，对内核的运算要求高。
[0004]因此，找到一种对内核资源占用少，运算速度快的谐波测量方法，是本领域技术人员亟待解决的问题。

技术实现思路

[0005]本专利技术的目的是提供一种智能电表芯片及智能电表，用以解决现有技术中智能电表测量谐波内核资源占用高，效率低的问题。
[0006]为解决上述技术问题，本专利技术提供一种智能电表芯片，包括通过总线信号连接的处理内核、波形收发单元及谐波分析协处理单元；
[0007]所述波形收发单元用于接收并校验完整帧信号；
[0008]所述谐波分析协处理单元用于根据所述完整帧信号，确定对应的谐波测量信息；
[0009]所述处理内核用于控制智能电表。
[0010]可选地，在所述的智能电表芯片中，所述谐波分析协处理单元包括FFT引擎组件及数字信号处理组件；
[0011]所述FFT引擎组件用于根据所述完整帧信号确定对应的频域帧信号；
[0012]所述数字信号处理组件用于根据所述频域帧信号确定所述谐波测量信息。
[0013]可选地，在所述的智能电表芯片中，所述谐波分析协处理单元还包括能量桶组件及对应的能量寄存器；
[0014]所述能量寄存器控制所述能量桶组件对所述谐波测量信息实时累加，产生能量脉冲。
[0015]可选地，在所述的智能电表芯片中，所述谐波分析协处理单元还包括条件寄存器；
[0016]所述条件寄存器为预编程的寄存器，用于当满足预编程条件时，触发所述FFT引擎组件和/或所述数字信号处理组件开始工作。
[0017]可选地，在所述的智能电表芯片中，所述FFT引擎组件在确定所述频域帧信号后，
将所述频域帧信号存储于对应的完整帧信号的地址空间中。
[0018]可选地，在所述的智能电表芯片中，还包括谐波存储单元；
[0019]所述谐波存储单元为所述波形收发单元及所述谐波分析协处理单元对应的存储单元。
[0020]可选地，在所述的智能电表芯片中，所述谐波存储单元为SRAM。
[0021]可选地，在所述的智能电表芯片中，所述波形收发单元还包括打包组件；
[0022]所述打包组件用于将所述谐波测量信息打包后，发送至外部网络。
[0023]可选地，在所述的智能电表芯片中，所述波形收发单元通过SPI接口与其他元件信号连接。
[0024]一种智能电表，所述智能电表包括如上述任一种所述的智能电表芯片。
[0025]本专利技术所提供的智能电表芯片，包括通过总线信号连接的处理内核、波形收发单元及谐波分析协处理单元；所述波形收发单元用于接收并校验完整帧信号；所述谐波分析协处理单元用于根据所述完整帧信号，确定对应的谐波测量信息；所述处理内核用于控制智能电表。本专利技术在智能芯片上添加了波形收发单元及谐波分析协处理单元，将现有技术中由处理内核执行的谐波测量转交由上述两单元处理，使处理内核的传统任务，如通讯及控制等，能与谐波测量并行，解放了处理内核的资源，保障智能电表的稳定运行。本专利技术同时还提供了一种具有上述有益效果的智能电表。
附图说明
[0026]为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本专利技术提供的智能电表芯片的一种具体实施方式的结构示意图；
[0028]图2为本专利技术提供的智能电表芯片的另一种具体实施方式的结构示意图；
[0029]图3为本专利技术提供的智能电表芯片的又一种具体实施方式的结构示意图；
[0030]图4为本专利技术提供的智能电表芯片的还一种具体实施方式的结构示意图。
具体实施方式
[0031]智能电表芯片上常用的处理内核为Cortex
‑
M0核(当然也可为其他轻量内核)，Cortex
‑
M0核由于其低功耗低成本的特性，常用于如智能电表等物联网设备。在进行谐波测量时，需要先用FFT运算将同步处理或加窗处理的时域信号转换成频域信号，然后计算各次谐波的电压电流有功功率、无功功率、有效值和谐波含有率以及总畸变率，一般要求计算到至少21次谐波。计算过程中会用到除法和开方运算，而Cortex
‑
M0核无硬件除法和开方运算指令，如果在Cortex
‑
M0上实现谐波测量算法，将占用大量的CPU资源，导致Cortex
‑
M0无法进行其它如通讯以及控制等任务。因此，本专利技术提出了一种智能电表芯片，利用特定的硬件模块来辅助完成谐波测量，减轻CPU内核的负担，同时具备一定的灵活性，可以适应多种谐波测量算法。
[0032]为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式
对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]本专利技术的核心是提供一种智能电表芯片，其一种具体实施方式的结构示意图如图1所示，称其为具体实施方式一，包括通过总线信号连接的处理内核100、波形收发单元200及谐波分析协处理单元300；
[0034]所述波形收发单元200用于接收并校验完整帧信号；
[0035]所述谐波分析协处理单元300用于根据所述完整帧信号，确定对应的谐波测量信息；
[0036]所述处理内核100用于控制智能电表。
[0037]进一步地，所述谐波分析协处理单元300通过硬件算法根据所述完整帧信号，确定对应的谐波测量信息。
[0038]作为一种优选实施方式，所述智能电表芯片还包括谐波存储单元；
[0039]所述谐波存储单元为所述波形收发单元200及所述谐波分析协处理单元300对应的存储单元。
[0040]所述总线可为AHB总线或APB总线，通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种智能电表芯片，其特征在于，包括通过总线信号连接的处理内核、波形收发单元及谐波分析协处理单元；所述波形收发单元用于接收并校验完整帧信号；所述谐波分析协处理单元用于根据所述完整帧信号，确定对应的谐波测量信息；所述处理内核用于控制智能电表。2.如权利要求1所述的智能电表芯片，其特征在于，所述谐波分析协处理单元包括FFT引擎组件及数字信号处理组件；所述FFT引擎组件用于根据所述完整帧信号确定对应的频域帧信号；所述数字信号处理组件用于根据所述频域帧信号确定所述谐波测量信息。3.如权利要求2所述的智能电表芯片，其特征在于，所述谐波分析协处理单元还包括能量桶组件及对应的能量寄存器；所述能量寄存器控制所述能量桶组件对所述谐波测量信息实时累加，产生能量脉冲。4.如权利要求2所述的智能电表芯片，其特征在于，所述谐波分析协处理单元还包括条件寄存器；所述条件寄存器为预编程的寄存器，用...

【专利技术属性】
技术研发人员：肖晓辉，谭年熊，何杰，曹杰，胡恒之，
申请(专利权)人：杭州万高科技股份有限公司，
类型：发明
国别省市：