对半导体器件进行裸片级唯一认证和序列化的方法技术

一种用于在裸片级标记半导体衬底以提供唯一认证和序列化的方法，该方法包括：使用基于掩模的光刻法将第一图案的光化辐射投射到该衬底上的光刻胶层上，该第一图案限定半导体器件结构；以及使用直写式投射将第二图案的光化辐射投射到该光刻胶层上，该第二图案限定唯一标识符。一标识符。一标识符。

【技术实现步骤摘要】
【国外来华专利技术】对半导体器件进行裸片级唯一认证和序列化的方法
[0001]相关申请的交叉引用
[0002]本申请基于2019年4月15日提交的题为“METHOD FOR DIE
‑
LEVEL UNIQUE AUTHENTICATION AND SERIALIZATION OF SEMICONDUCTOR DEVICES[对半导体器件进行裸片级唯一认证和序列化的方法]”的美国临时专利申请号62/834,089和2019年7月31日提交的题为“METHOD FOR DIE
‑
LEVEL UNIQUE AUTHENTICATION AND SERIALIZATION OF SEMICONDUCTOR DEVICES[对半导体器件进行裸片级唯一认证和序列化的方法]”的美国非临时专利申请号16/528,043并要求其权益和优先权，这两个专利申请的全部内容通过援引并入本文。

技术介绍


[0003]本申请涉及对半导体器件的伪造品控制。更具体地，本申请涉及一种用于使用直写式光刻在半导体器件的晶圆上的特定位置处放置光学标识符图案的方法。
[0004]相关技术的说明
[0005]伪造半导体器件的销售是一个全球性问题，每年给芯片制造商造成数十亿美元的损失。仅美国的芯片制造商每年就损失超过七十亿美元。五角大楼估计，五角大楼购买的所有备用和替换芯片中有15％是伪造的。不成比例量的有问题的芯片来自外国，并进入供应链而不被发现。因此，强烈希望防止使用伪造半导体器件。
[0006]解决伪造芯片问题存在许多挑战和方面。打击伪造品销售的一个基本能力是能够识别伪造器件和/或识别正品器件。能够准确且可靠地识别伪造品对于从商业中清除伪造品非常有用。此外，能够相较于市场上的全部器件来验证正品器件有助于在违反国际贸易法情况下量化损失。有一些常规的系统来验证半导体的真实性/功能性。例如，行业协会(比如SEMI)的标准尝试对来自可信生产商的批号进行加密。然而，在伪造器件进入公开市场后，几乎无法验证完整性。

技术实现思路

[0007]本文披露的技术使得芯片制造商能够在器件级唯一地标识其器件，以提供认证机制来打击现有的伪造器件。本文披露的技术提供了系统和方法，这些系统和方法能够使用现有或常规的半导体加工方法在裸片级实现唯一的光学序列化以用于芯片认证。因此，可以高效地将经济且唯一的标识添加到半导体生产工艺中。
[0008]此外，本文披露的方法跨多个晶圆在工艺级逐个裸片地提供唯一标识符。常规的序列化手段不提供这种唯一的裸片级标记。更具体地，本文的标记是通过使用直写式图案化系统来完成的，该系统被配置为逐个裸片地提供唯一加工。使用常规的基于掩模的光刻法将成本过高，而本文的直写式系统提供了经济的标记解决方案。
[0009]在一个实施例中，使用直写式光刻在晶圆裸片上的特定位置处放置光学标识符，
例如，字母数字串或快速响应(QR)码。此外，使用基于掩模的曝光在裸片上放置电路图案。对唯一标记的曝光可以发生在基于掩模的曝光之前或之后。对裸片上的光刻胶层进行显影以生成浮雕图案，该浮雕图案被转印到下层中。然后，下层中的开放空间填充有与下层的材料相比具有不同反射率的填充材料。
[0010]为了清楚起见，呈现了如本文所述的不同步骤的顺序。通常，这些步骤可以以任何合适的顺序进行。另外，尽管可能在本披露内容的不同地方讨论了本文中的每个不同特征、技术、构造等，但是旨在每个概念可以彼此独立地或彼此组合地执行。因此，本申请的特征可以以许多不同的方式来实施和查看。
[0011]本
技术实现思路
部分并未指定本申请的每个实施例和/或新颖方面。相反，本
技术实现思路
仅提供了对不同实施例以及与常规技术相比的新颖性对应点的初步讨论。在如下文进一步讨论的本披露内容的具体实施方式部分和相应附图中描述了所披露实施例的附加细节和/或可能的观点。
附图说明
[0012]鉴于以非限制性方式给出的描述、结合所附附图，将更好地理解本申请，在附图中：
[0013]图1A是基于掩模的投射光刻应用于一组晶圆而得到的示例性图案的示意图。
[0014]图1B是直写式光刻应用于一组晶圆而得到的示例性图案的示意图。
[0015]图2A是直写式光刻应用于一组裸片而得到的示例性字母数字图案的示意图。
[0016]图2B是直写式光刻应用于一组裸片而得到的示例性QR码图案的示意图。
[0017]图3是对直写式光刻应用于一组裸片而得到的图案的示例性分派的示意图。
[0018]图4是裸片大小的衬底段的示例性截面图的示意图，该衬底段进行直写标识符工艺。
[0019]图5是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段在直写标识符工艺之后进行基于掩模的曝光。
[0020]图6是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段首先进行基于掩模的曝光。
[0021]图7是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段在基于掩模的曝光之后进行直写标识符工艺。
[0022]图8是在完成直写标识符工艺和基于掩模的曝光之后在光刻胶层中形成的浮雕图案的示意图。
[0023]图9是在将图8的图案转印到导电层中并用具有不同特性的膜进行填充之后，图8的裸片大小的衬底段的示意图。
[0024]图10示出了晶圆上的几个裸片的顶表面。
[0025]图11示出了将组合的电路与唯一标识符图案转印到介电膜中。
[0026]图12是在将图8的图案转印到介电层中并用具有不同特性的膜进行填充之后，图8的裸片大小的衬底段的示意图。
具体实施方式
[0027]贯穿本说明书对“一个实施例”或“实施例”的提及意味着与实施例相结合描述的特定特征、结构、材料、或特性包括在本申请的至少一个实施例中，但是不表示它们存在于每个实施例中。因此，贯穿本说明书各处出现的“在一个实施例中”或“在实施例中”的短语不一定指本申请的同一实施例。此外，在一个或多个实施例中，可以以任何合适的方式来组合特定特征、结构、材料或特性。
[0028]本文中的技术提供了使用常规可用的半导体加工技术跨多个晶圆和批次在裸片级唯一地标识半导体芯片的方法。这包括使用逐个裸片地提供唯一标记的直写式加工。
[0029]半导体的图案化通常涉及使用光学光刻系统。这种系统使用例如深紫外(DUV)电磁辐射在光敏抗蚀剂材料中形成高分辨率浮雕图像图案。然后将这种浮雕图像图案用作选择性沉积、刻蚀工艺和其他微细制造加工的模板。在光刻胶中实现的图像是主图案在光掩模上的投射。光掩模通常由铬和石英构成，二者结合以形成不透明区和透明区，这些区决定了源辐射在掩模界面处的传播。该光掩模有效地限定了到达感光材料膜或层的光化辐射图案。这通过改变该图案的光与材料相互作用的地方的材料溶解度来在光敏材料内形成隐式图案。用一种或多种显影化学物质对隐式图案进行显影，从而在衬底上形成浮雕图案。尽管基于掩模的光刻法是有效的，但该工艺的一个限制是光掩模的构造并不简单。构建本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种对衬底进行标记的方法，该方法包括：在衬底上形成光刻胶层；使用基于掩模的光刻系统将第一图案的光化辐射投射到该光刻胶层上，该第一图案限定半导体器件结构；使用直写式投射系统将第二图案的光化辐射投射到该光刻胶层上，该第二图案限定唯一标识符；对该光刻胶层进行显影以生成浮雕图案；将该浮雕图案转印到下层中；以及用填充材料来填充该下层中的开放空间，该填充材料与该下层的材料相比具有不同的反射率。2.如权利要求1所述的方法，其中，在投射该第一图案之后投射该第二图案。3.如权利要求1所述的方法，其中，在投射该第二图案之后投射该第一图案。4.如权利要求1所述的方法，其中，该第二图案选自包括字母数字串、矩阵和象形图的组。5.如权利要求1所述的方法，其中，该填充材料和该下层的材料具有视觉对比。6.如权利要求1所述的方法，其中，填充该下层中的开放空间导致在晶圆的裸片的特定层上形成视觉唯一标识符。7.如权利要求6所述的方法，其中，该第二图案限定了唯一标识符，使得在一个晶圆和一组晶圆上，每个唯一标识符是不同的。8.如权利要求1所述的方法，其中，该下层为导电膜或介电膜。9.如权利要求1所述的方法，其中，该下层中的所有开放空间都用相同的填充材料来填充。10.如权利要求6所述的方法，其中，该视觉唯一标识符形成在上层或顶部金属层上。11.如权利要求6所述的方法，其中，该视觉唯一标识符包括与该衬底的生产地点和时间相关的信息。12.如权利要求1所述的方法，其中，该第...

【专利技术属性】
技术研发人员：安东尼，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：