一种高频宽带双向高精度无源移相器制造技术

技术编号:30684776 阅读:44 留言:0更新日期:2021-11-06 09:16
本发明专利技术公开了一种高频宽带双向高精度无源移相器,包括正交发生单元、I路双相调制单元、Q路双相调制单元、通路切换单元和时序控制单元。射频输入信号经正交发生单元后输出两路正交信号,然后分别经I路双相调制单元和Q路双相调制单元进行0

【技术实现步骤摘要】
一种高频宽带双向高精度无源移相器


[0001]本专利技术属于射频微波集成电路设计领域,具体为一种高频宽带双向高精度无源移相器。

技术介绍

[0002]无线通信频段主要集中在0~6GHz,这使得该频段的频谱资源趋于饱和,无法满足高数据传输速率的要求。当常用通信频段的频谱资源面临枯竭时,通信系统向更高频段乃至毫米波频段发展将成为必然的趋势。为了解决高频通信损耗大的问题,相控阵技术被开发出来,由此移相器成为了相控阵系统的核心模块之一。为了实现高精度波束扫描,移相器应具有360
°
移相范围、高移相位数、高移相精度和低幅度偏差等性能,同时为了降低大规模阵列的总功耗,移相器应尽可能地降低直流功耗并且支持双向移相。
[0003]传统的矢量合成型有源移相器存在着功耗高、仅支持单向移相、控制电路设计复杂和响应慢等缺点,难以满足高频通信的低功耗、低成本和低延迟的要求。无源移相器不消耗直流功耗,图1给出了传统的开关型无源移相器的电路架构,它由N个移相单元级联而成。在图1中,射频输入信号依次经过N个移相单元后输出,然而,随着移相位数要求的提高,在信号通路上的晶体管数量越来越多,从而增加了移相器的插入损耗,此外,为了提高移相精度和幅度偏差性能,还需要增加更为复杂的补偿电路,由此可见,开关型无源移相器的移相位数、移相精度和幅度偏差等性能的优化受到诸多限制。

技术实现思路

[0004]本专利技术的目的在于提供一种高频宽带双向高精度无源移相器,以解决传统无源移相器的移相位数低、移相精度低和幅度偏差高的问题。
[0005]实现本专利技术目的的技术方案为:一种高频宽带双向高精度无源移相器,包括正交发生单元、I路双相调制单元、Q路双相调制单元、通路切换单元和时序控制单元,射频输入信号RF
in
连接正交发生单元,正交发生单元的两个输出端分别连接I路双相调制单元和Q路双相调制单元进行0
°
/180
°
移相,所述I路双相调制单元和Q路双相调制单元由通路切换单元选通,输出射频输出信号RF
out
,所述通路切换单元包括三条支路,其中,一条支路用于选通Q路信号,一条支路用于选通I路信号,第三条支路用于同时选通I路和Q路信号并各提供3dB的幅度衰减然后将两路信号合成为一路,所述时序控制单元Bit4端和Bit3端的输出信号分别控制I路双相调制单元和Q路双相调制单元的0
°
/180
°
相位切换,Bit2端和Bit1端的输出信号通过一系列与门和反相器来控制通路切换单元中三条支路的通断。
[0006]优选地,所述正交发生单元包括第一朗格耦合器和电阻R0,第一朗格耦合器的输入端

与射频输入信号RF
in
连接在一起,第一朗格耦合器的耦合端

与I路双相调制单元的输入端连接在一起,第一朗格耦合器的直通端

与Q路双相调制单元的输入端连接在一起,第一朗格耦合器的隔离端

与电阻R0的一端连接在一起,电阻R0的另一端接地。
[0007]优选地,所述I路双相调制单元包括第二朗格耦合器、NMOS管M1、NMOS管M2、NMOS管
M3、NMOS管M4、电感L1、电感L2、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,第二朗格耦合器的耦合端

与电感L1和电容C1的一端连接在一起,电感L1的另一端连接NMOS管M1的漏极,NMOS管M1的源极接地,NMOS管M1的栅极连接电阻R1的一端,电容C1的另一端连接NMOS管M2的漏极,NMOS管M2的源极接地,NMOS管M2的栅极连接电阻R2的一端,第二朗格耦合器的直通端

与电感L2和电容C2的一端连接在一起,电感L2的另一端连接NMOS管M3的漏极,NMOS管M3的源极接地,NMOS管M3的栅极连接电阻R3的一端,电容C2的另一端连接NMOS管M4的漏极,NMOS管M4的源极接地,NMOS管M4的栅极连接电阻R4的一端,电阻R1的另一端、电阻R2的另一端、电阻R3的另一端、电阻R4的另一端和时序控制单元Bit4端连接在一起,第二朗格耦合器的隔离端

与通路切换单元连接在一起。
[0008]优选地,所述Q路双相调制单元结构与I路双相调制单元结构相同。
[0009]优选地,所述时序控制单元包括FPGA、反相器inv1、反相器inv2、反相器inv3、反相器inv4、反相器inv5、与门and1、与门and2和与门and3,FPGA的Bit4、Bit3、Bit2和Bit1端产生时序控制信号,FPGA的Bit2端与反相器inv2的输入端、与门and2的第一输入端、与门and1的第二输入端连接在一起,反相器inv2的输出端连接与门and3的第一输入端,FPGA的Bit1端与反相器inv1的输入端、与门and1的第一输入端、与门and3的第二输入端连接在一起,反相器inv1的输出端连接与门and2的第二输入端,与门and2的输出端与反相器inv4的输入端连接,与门and1的输出端与反相器inv3的输入端连接,与门and3的输出端与反相器inv5的输入端连接。
[0010]优选地,所述通路切换单元中包括NMOS管M9、NMOS管M
10
、NMOS管M
11
、NMOS管M
12
、NMOS管M
13
、NMOS管M
14
、NMOS管M
15
、NMOS管M
16
、NMOS管M
17
、NMOS管M
18
、NMOS管M
19
、NMOS管M
20
、NMOS管M
21
、电感L5、电感L6、电感L7、电感L8、电感L9、传输线TL1、传输线TL2、传输线TL3、传输线TL4、传输线TL5、电阻R9、电阻R
10
、电阻R
11
、电阻R
12
、电阻R
13
、电阻R
14
、电阻R
15
、电阻R
16
、电阻R
17
、电阻R
18
、电阻R
19
、电阻R
20
、电阻R
21
和电阻R
22
,NMOS管M9的源极连接传输线TL1的一端,NMOS管M9的栅极连接电阻R9的一端,传输线TL1的另一端与NMOS管M
11
的漏极和电感L5的一端连接在一起,电感L5的另一端与NMOS管M
10
的源极和NMOS管M
12
的漏极连接在一起,NMOS管M
11
的源极接地,NMOS管M
11
的栅极连接电阻R
11
的一端,NMOS管M
12本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种高频宽带双向高精度无源移相器,其特征在于,包括正交发生单元(1)、I路双相调制单元(2)、Q路双相调制单元(3)、通路切换单元(4)和时序控制单元(5),射频输入信号RF
in
连接正交发生单元(1),正交发生单元(1)的两个输出端分别连接I路双相调制单元(2)和Q路双相调制单元(3)进行0
°
/180
°
移相,所述I路双相调制单元(2)和Q路双相调制单元(3)由通路切换单元(4)选通,输出射频输出信号RF
out
,所述通路切换单元(4)包括三条支路,其中,一条支路用于选通Q路信号,一条支路用于选通I路信号,第三条支路用于同时选通I路和Q路信号并各提供3dB的幅度衰减然后将两路信号合成为一路,所述时序控制单元(5)Bit4端和Bit3端的输出信号分别控制I路双相调制单元(2)和Q路双相调制单元(3)的0
°
/180
°
相位切换,Bit2端和Bit1端的输出信号通过一系列与门和反相器来控制通路切换单元(4)中三条支路的通断。2.根据权利要求1所述的高频宽带双向高精度无源移相器,其特征在于,所述正交发生单元(1)包括第一朗格耦合器和电阻R0,第一朗格耦合器的输入端

与射频输入信号RF
in
连接在一起,第一朗格耦合器的耦合端

与I路双相调制单元(2)的输入端连接在一起,第一朗格耦合器的直通端

与Q路双相调制单元(3)的输入端连接在一起,第一朗格耦合器的隔离端

与电阻R0的一端连接在一起,电阻R0的另一端接地。3.根据权利要求1所述的高频宽带双向高精度无源移相器,其特征在于,所述I路双相调制单元(2)包括第二朗格耦合器、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、电感L1、电感L2、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,第二朗格耦合器的耦合端

与电感L1和电容C1的一端连接在一起,电感L1的另一端连接NMOS管M1的漏极,NMOS管M1的源极接地,NMOS管M1的栅极连接电阻R1的一端,电容C1的另一端连接NMOS管M2的漏极,NMOS管M2的源极接地,NMOS管M2的栅极连接电阻R2的一端,第二朗格耦合器的直通端

与电感L2和电容C2的一端连接在一起,电感L2的另一端连接NMOS管M3的漏极,NMOS管M3的源极接地,NMOS管M3的栅极连接电阻R3的一端,电容C2的另一端连接NMOS管M4的漏极,NMOS管M4的源极接地,NMOS管M4的栅极连接电阻R4的一端,电阻R1的另一端、电阻R2的另一端、电阻R3的另一端、电阻R4的另一端和时序控制单元(5)Bit4端连接在一起,第二朗格耦合器的隔离端

与通路切换单元(4)连接在一起。4.根据权利要求1或3所述的高频宽带双向高精度无源移相器,其特征在于,所述Q路双相调制单元(3)结构与I路双相调制单元(2)结构相同。5.根据权利要求1所述的高频宽带双向高精度无源移相器,其特征在于,所述时序控制单元(5)包括FPGA、反相器inv1、反相器inv2、反相器inv3、反相器inv4、反相器inv5、与门and1、与门and2和与门and3,FPGA的Bit4、Bit3、Bit2和Bit1端产生时序控制信号,FPGA的Bit2端与反相器inv2的输入端、与门and2的第一输入端、与门and1的第二输入端连接在一起,反相器inv2的输出端连接与门and3的第一输入端,FPGA的Bit1端与反相器inv1的输入端、与门and1的第一输入端、与门and3的第二输入端连接在一起,反相器inv1的输出端连接与门and2的第二输入端,与门and2的输出端与反相器inv4的输入端连接,与门and1的输出端与反相器inv3的输入端连接,与门and3的输出端与反相器inv5的输入端连接。6.根据权利要求5所述的高频宽带双向高精度无源移相器,其特征在于,所述通路切换单元(4)中包括NMOS管M9、NMOS管M
10
、NMOS管M
11
、NMOS管M
12
、NMOS管M
13
、NMOS管M
14
、NMOS管M
15
、NMOS管M
16
、NMOS管M
17
、NMOS管M
18
、NMOS管M
19
、NMOS管M
20
、NMOS管M
21
、电感L5、电感L6、电感
L7、电感L8、电感L9、传输线TL1、传输线TL2、传输线TL3、传输线TL4、传输线TL5、电阻R9、电阻R
10
、电阻R
11
、电阻R
12
、电阻R
13
、电阻R
14
、电阻R
15
、电阻R
16
、电阻R
17
、电阻R
18
、电阻R
19
、电阻R
20
、电阻R
21
和电阻R
22
,NMOS管M9的源极连接传输线TL1的一端,NMOS管M9的栅极连接电阻R9的一端,传输线TL1的另...

【专利技术属性】
技术研发人员:程国枭吴文张金栋黄同德陈峤羽
申请(专利权)人:南京理工大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1