高可靠式数据通信系统及内置该数据通信系统的路由器技术方案

本实用新型专利技术提供了一种高可靠式数据通信系统及内置该数据通信系统的路由器，包括背板、主主控板、从主控板和业务板，所述主主控板与所述从主控板形成双主控系统，当所述主主控板与所述从主控板同时在位并上电启动时，默认所述主主控板运行为当前状态，所述从主控板会自动增加延迟以便运行为备用的状态，当所述主主控板被拔出或因故障不能正常工作时，所述从主控板会自动切换管理整个数据通信系统，根据需求可以设置多块业务板。相较于现有技术，本实用新型专利技术具有以下优点：主主控板和从主控板可以随时切换，可以保持路由器稳定在线，根据需求业务卡可以安装多个，整个数据通信系统布局可以使数据高效传输通信。可以使数据高效传输通信。可以使数据高效传输通信。

【技术实现步骤摘要】
高可靠式数据通信系统及内置该数据通信系统的路由器


[0001]本技术属于数据传输通信
，具体涉及一种高可靠式数据通信系统及内置该高可靠式数据通信系统的路由器。

技术介绍

[0002]随着云业务大规模的应用，大数据应用的深入，网络数据传送成为人们越来越深入关注的焦点，用户不仅需要网络传送数据的准确性、安全性和快速性，更需要网络传送的可靠性。路由器是网络传送中的核心设备，用户对路由设备提出了更高的要求，在目前网络数据传输中，必须确保路由器时时刻刻正常运行，由于路由器是整个网络的核心，如果路由器发生致命性的故障，将导致本地网络的瘫痪，如果是骨干路由器，影响的范围将更大，所造成的损失也是难以估计的。
[0003]为了避免路由器发生致命性的故障，本技术提供了一种数据传输系统及内置该数据传输系统的路由器、装置，数据传输系统包含主主控板和从主控板，主主控板和从主控板可以自动切换，当主主控板重新插入或故障排除重新恢复正常工作时，当前正在工作的从主控板仍然保持为主的状态，主主控板会自动运行为备的状态；当从主控板被拔出或因故障不能正常工作时，在位的主主控板会重新转为主的状态；当从主控板重新插入或故障排除重新恢复正常工作时，会自动作为备的状态。同时本数据通信系统的结构布局大大提高了数据通信的性能。

技术实现思路

[0004]本技术的目的在于提供一种高可靠式数据通信系统及内置该数据系统的路由器，旨在满足网络数据通信对路由器高性能、高可靠的要求。
[0005]为了实现上述目的，本技术提供了一种高可靠式数据通信系统，包括背板、主主控板、从主控板和业务板，所述主主控板与所述从主控板形成双主控系统，当所述主主控板与所述从主控板同时在位并上电启动时，默认所述主主控板运行为当前状态，所述从主控板会自动增加延迟以便运行为备用的状态，当所述主主控板被拔出或因故障不能正常工作时，所述从主控板会自动切换管理整个数据通信系统，根据需求可以设置多块业务板，主主控板和从主控板通过经过CPLD芯片B的硬件信号线连接，背板用来保证数据在各板卡间能线速转发，主主控板和从主控板均通过交换芯片、CPLD芯片B与背板连接，业务板通过交换芯片和TM_FPGA逻辑芯片与背板连接。
[0006]进一步的，所述主主控板包括：CPU芯片A、桥片、PHY芯片、CPLD芯片A、内存芯片、CPLD芯片B、Bootrom固件、交换芯片、Con控制台、RJ45接口、USB接口、MiniUSB接口、USB转EMMC扣卡、电源控制单元、电源和时钟模块；所述CPU芯片A的UART接口与CPLD芯片A双向电连接，所述CPLD芯片A分别与USB接口、MiniUSB接口双向电连接，所述USB接口和MiniUSB接口与Con控制台连接；所述CPU芯片A通过ch接口0和ch接口1与内存芯片双向电连接；所述CPU芯片A的SPI接口与CPLD芯片B连接，所述Bootrom固件通过所述CPU芯片A的SPI接口读取
程序数据；所述桥片与所述CPU芯片A双向电连接，所述桥片的GMAC接口0与PHY芯片双向电连接，所述PHY芯片与RJ45接口双向电连接；所述桥片的USB接口1与外设USB接口连接；所述桥片的USB接口0与USB转EMMC扣卡双向电连接；所述桥片的GMAC接口1与交换芯片双向电连接；所述桥片的SPI接口与CPLD芯片B连接；所述CPLD芯片B和所述交换芯片均与背板双向电连接。
[0007]进一步的，所述从主控板包括：CPU芯片A、桥片、PHY芯片、CPLD芯片A、内存芯片、CPLD芯片B、Bootrom固件、交换芯片、Con控制台、RJ45接口、USB接口、MiniUSB接口、USB转EMMC扣卡、电源控制单元、电源和时钟模块；所述CPU芯片A的UART接口与CPLD芯片A双向电连接，所述CPLD芯片A分别与USB接口、MiniUSB接口双向电连接，所述USB接口和MiniUSB接口与Con控制台连接；所述CPU芯片A通过ch接口0和ch接口1与内存芯片双向电连接；所述CPU芯片A的SPI接口与CPLD芯片B连接，所述Bootrom固件通过所述CPU芯片A的SPI接口读取程序数据；所述桥片与所述CPU芯片A双向电连接，所述桥片的GMAC接口0与PHY芯片双向电连接，所述PHY芯片与RJ45接口双向电连接；所述桥片的USB接口1与外设USB接口连接；所述桥片的USB接口0与USB转EMMC扣卡双向电连接；所述桥片的GMAC接口1与交换芯片双向电连接；所述桥片的SPI接口与CPLD芯片B连接；所述CPLD芯片B和所述交换芯片均与背板双向电连接。
[0008]进一步的，所述业务板包括：CPU芯片B、桥片、内存芯片、交换芯片、PE_FPGA逻辑芯片、TM_FPGA逻辑芯片、CPLD芯片C、Bootrom固件、电源控制单元、电源和时钟模块；所述CPU芯片B通过ch接口0和ch接口1与内存芯片双向电连接；所述CPU芯片B的SPI接口与CPLD芯片C连接，所述Bootrom固件通过所述CPU芯片B的SPI接口读取程序数据；所述桥片与所述CPU芯片B双向电连接，所述桥片的GMAC接口1、GMAC接口0均与交换芯片连接，所述桥片的PCIE接口1与PE_FPGA逻辑芯片双向电连接，所述桥片的PCIE接口2与TM_FPGA逻辑芯片双向电连接；所述桥片的SPI接口与CPLD芯片C连接；所述CPLD芯片C通过本地总线与所述TM_FPGA逻辑芯片连接，所述CPLD芯片C对TM_FPGA逻辑芯片进行FPGA加载；所述桥片与TM_FPGA逻辑芯片双向电连接；所述的TM_FPGA逻辑芯片与PE_FPGA逻辑芯片双向电连接，所述的TM_FPGA逻辑芯片与背板连接；所述交换芯片与背板连接。
[0009]进一步的，所述PE_FPGA逻辑芯片与2个内存芯片连接，所述PE_FPGA逻辑芯片与TCAM存储芯片连接。
[0010]进一步的，所述TM_FPGA逻辑芯片与2个内存芯片连接，所述TM_FPGA逻辑芯片与子卡连接。
[0011]进一步的，所述子卡向外提供4个业务插卡接口。
[0012]进一步的，所述CPU芯片A的型号为3A3000, 所述CPU芯片B的型号为LS3A3000。
[0013]进一步的，所述电源采用双电源冗余设计。
[0014]进一步的，所述路由器至少包括上述任意一项所述的高可靠式数据通信系统。
[0015]相较于现有技术，本技术具有以下优点：主主控板和从主控板可以随时切换，可以保持路由器稳定在线，根据需求业务卡可以安装多个，整个数据通信系统布局可以使数据高效传输通信。
附图说明
[0016]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0017]图1本技术的主主控板逻辑结构图。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠式数据通信系统，其特征在于，包括背板、主主控板、从主控板和业务板，所述主主控板与所述从主控板形成双主控系统，当所述主主控板与所述从主控板同时在位并上电启动时，默认所述主主控板运行为当前状态，所述从主控板会自动增加延迟以便运行为备用的状态，当所述主主控板被拔出或因故障不能正常工作时，所述从主控板会自动切换管理整个数据通信系统，根据需求可以设置多块业务板，主主控板和从主控板通过经过CPLD芯片B的硬件信号线连接，背板用来保证数据在各板卡间能线速转发，主主控板和从主控板均通过交换芯片、CPLD芯片B与背板连接，业务板通过交换芯片和TM_FPGA逻辑芯片与背板连接。2.根据权利要求1所述的高可靠式数据通信系统，其特征在于，所述主主控板包括：CPU芯片A、桥片、PHY芯片、CPLD芯片A、内存芯片、CPLD芯片B、Bootrom固件、交换芯片、Con控制台、RJ45接口、USB接口、MiniUSB接口、USB转EMMC扣卡、电源控制单元、电源和时钟模块；所述CPU芯片A的UART接口与CPLD芯片A双向电连接，所述CPLD芯片A分别与USB接口、MiniUSB接口双向电连接，所述USB接口和MiniUSB接口与Con控制台连接；所述CPU芯片A通过ch接口0和ch接口1与内存芯片双向电连接；所述CPU芯片A的SPI接口与CPLD芯片B连接，所述Bootrom固件通过所述CPU芯片A的SPI接口读取程序数据；所述桥片与所述CPU芯片A双向电连接，所述桥片的GMAC接口0与PHY芯片双向电连接，所述PHY芯片与RJ45接口双向电连接；所述桥片的USB接口1与外设USB接口连接；所述桥片的USB接口0与USB转EMMC扣卡双向电连接；所述桥片的GMAC接口1与交换芯片双向电连接；所述桥片的SPI接口与CPLD芯片B连接；所述CPLD芯片B和所述交换芯片均与背板双向电连接。3.根据权利要求1或2所述的高可靠式数据通信系统，其特征在于，所述从主控板包括：CPU芯片A、桥片、PHY芯片、CPLD芯片A、内存芯片、CPLD芯片B、Bootrom固件、交换芯片、Con控制台、RJ45接口、USB接口、MiniUSB接口、USB转EMMC扣卡、电源控制单元、电源和时钟模块；所述CPU芯片A的UART接口与CPLD芯片A双向电连接，所述CPLD芯片A分别与USB接口、MiniUSB接口双向电连接，所述USB接口和MiniUSB接口与Con控制台连接；所述CPU芯片A通过ch接口0和ch接口1与内存芯片双向电连接；所述CPU芯片A的SPI接...

【专利技术属性】
技术研发人员：张孝安，阎博，卓健，
申请(专利权)人：紫光恒越技术有限公司，
类型：新型
国别省市：