一种便携式超声波检查装置制造方法及图纸

本发明专利技术提供了一种便携式超声波检查装置，所述便携式超声波检查装置采用FPGA+ARM架构，至少包括超声探头、FPGA、ARM和显示设备，监测FPGA、ARM写入和读取第一数据缓冲区和第二数据缓存的时间，当FPGA写入时间大于ARM读取时间且超过一定阈值时，将FPGA中的图像数据预处理链中的模块转移到ARM中执行；当ARM读取时间大于FPGA写入时间且超过一定阈值时，若ARM中执行有FPGA中的图像数据预处理链中的模块，则将模块转移到FPGA中执行。本发明专利技术不仅可以有效防止超声波检查图像卡顿的问题，而且可以有效提高对便携式超声波检查设备资源的利用率。提高对便携式超声波检查设备资源的利用率。提高对便携式超声波检查设备资源的利用率。

【技术实现步骤摘要】
一种便携式超声波检查装置


[0001]本申请涉及超声波检查领域，尤其涉及医用的便携式超声波检查装置。

技术介绍

[0002]超声波检查是医生常用的检查方式，可以辅助医生进行诊断，广泛应用在胎儿、泌尿生殖系统、肝脾肾等的检查上，与X射线、CT检测和磁共振成像并成为4大医学成像技术。超声波属于机械波，没有电离辐射的危害，在规定的条件下，基本不会对人体产生危害。目前常用的超声波检查设备主要有两种，一种是在例如医院B超室的超声波检查仪，一种是便携式的超声波检查仪。便携式超声波检查仪由于其体积小、方便携带等特点，广泛应用在抗震救灾、医生义诊、体育比赛等中受伤人员的病情诊断中。
[0003]由于计算机技术的快速发展，芯片体积越来越小，功能越来越强大，而能耗越来越低，供医疗设备厂商选择的芯片也越来越多，例如ARM芯片、DSP芯片、FPGA芯片、CPLD芯片等。由于ARM处理器具有高性能、低成本等特点，FPGA具有优秀的数字处理能力，便携式超声波检查仪目前常用的架构为ARM+FPGA架构，其中ARM芯片以嵌入式Linux作为操作系统，负责输入、输出、显示、逻辑控制等，FPGA及前端电路负责对采集的超声波反射波的进行处理，例如噪声过滤、信号放大等。
[0004]虽然便携式超声波检查仪给医务人员带来了方便，但是由于超声波检查是一种动态检查，在使用便携式超声波检查仪过程时，发现有时会出现卡顿现象，卡顿严重时，会强烈干扰医务人员的判断。
[0005]因此，如何在有限资源的情况下提高便携式超声波检查设备的性能是便携式超声波检查设备面临的重要问题。

技术实现思路

[0006]为了解决上述问题，本专利技术提供了一种便携式超声波检查装置，利用该可以解决采用FPGA和RAM之间数据处理速度差异导致便携式超声波检查设备画面卡顿的问题。
[0007]一方面，本专利技术提供了一种便携式超声波检查装置，所述装置采用FPGA+ARM架构，至少包括超声探头、FPGA、ARM和显示设备，FPGA芯片和ARM芯片之间采用乒乓方式传输数据，所述装置至少包括以下模块：
[0008]时间监测模块，若FPGA向第一数据缓冲区写入数据，则获取从控制电路控制FPGA向第一数据缓冲区写入数据的控制信号on，到写满第一数据缓冲区的时间t1，同时获取从控制电路控制ARM从第二数据缓冲区读取数据的控制信号on，到读取完毕时间t2；
[0009]若FPGA向第二数据缓冲区写入数据，则获取从控制电路控制FPGA向第二数据缓冲区写入数据的控制信号on，到写满第二数据缓冲区的时间t3，同时获取从控制电路控制ARM从第一数据缓冲区读取数据的控制信号on，到读取完毕时间t4；
[0010]判断模块，若t1
‑
t2>T1，或者t3
‑
t4>T1，则触发第一调整模块；若t2
‑
t1>T2，或者t4
‑
t3>T2，则触发第二调整模块；其中T1、T2分别为正数的第一时间阈值和第二时间阈值；
[0011]第一调整模块，用于将FPGA中的图像数据预处理链中的模块转移到ARM中执行；
[0012]第二调整模块，若ARM中执行有FPGA中的图像数据预处理链中的模块，则将模块转移到FPGA中执行。
[0013]优选地，所述图像数据预处理链是FPGA对图像数据进行预处理时，按照处理过程划分的功能模块组成的链。
[0014]优选地，所述第一调整模块和第二调整模块中的模块转移是指，将待转移模块在源芯片的执行链中去除，并在目的芯片的执行链中添加，所述源芯片和所述目的芯片为FPGA芯片或ARM芯片；所述待转移模块为所述图像数据预处理链中的模块。
[0015]优选地，其中FPGA的执行链为所述图像数据预处理链，ARM的执行链为ARM读取数据缓冲区数据后到数据写入Framebuffer的过程划分的功能模块组成的链。
[0016]优选地，若所述待转移模块的转移导致反复触发第一调整模块和第二调整模块，则增大T1和T2。
[0017]优选地，所述第二调整模块还用于，在ARM中没有执行有FPGA中的图像数据预处理链中的模块，且t2
‑
t1>T3或t4
‑
t3>T3，则将ARM从数据缓冲区读取的数据经坐标变换后直接存储到Framebuffer中；所述T3为大于T2的第三时间阈值。
[0018]优选地，所述控制电路的输出的控制信号变化频率和所述便携式超声波检查设备中的显示设备的刷新频率相同，控制电路的信号变化周期大于t1、t2、t3、t4的任一个。
[0019]优选地，所述将FPGA中的图像数据预处理链中的模块转移到ARM中执行，具体是按照模块在图像数据预处理链中的顺序，从后往前的顺序选择要转移的模块；
[0020]所述若ARM中执行有FPGA中的图像数据预处理链中的模块，则将模块转移到FPGA中执行，具体是按照模块在图像数据预处理链中的顺序，从前往后的顺序选择要迁移的模块。
[0021]优选地，根据ARM对图像数据的处理流程构建ARM的图像数据处理链，当ARM的负载或者能耗高于阈值，且t2
‑
t1>T2或者t4
‑
t3>T2，则将ARM图像数据处理链中的模块迁移到FPGA中。
[0022]优选地，采用动态模块划分方法，所述动态模块划分方法是指将部分待迁移模块紧邻的模块的部分功能划分给待迁移模块，然后将重新划分后的待迁移模块转移到目的芯片。
[0023]本专利技术根据对FPGA和ARM之间利用乒乓数据传输方式的时间的监控，对FPGA和ARM执行的程序进行调整，若FPGA写入缓冲区的速度较慢，则将FPGA中的部分功能转移到ARM，反之则将ARM中的部分功能转移到FPGA，进而降低对应芯片的负载，提高数据处理速度，防止在利用乒乓数据传输方式传输数据时，FPGA和ARM数据处理速度差异加大导致画面卡顿的问题。
附图说明
[0024]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0025]图1为FPGA和ARM之间采用乒乓方式传输数据的示意图；
[0026]图2为图像数据预处理链结构。
具体实施方式
[0027]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0028]还需要说明的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种便携式超声波检查装置，所述装置采用FPGA+ARM架构，至少包括超声探头、FPGA、ARM和显示设备，FPGA芯片和ARM芯片之间采用乒乓方式传输数据，其特征在于，所述装置至少包括以下模块：时间监测模块，若FPGA向第一数据缓冲区写入数据，则获取从控制电路控制FPGA向第一数据缓冲区写入数据的控制信号on，到写满第一数据缓冲区的时间t1，同时获取从控制电路控制ARM从第二数据缓冲区读取数据的控制信号on，到读取完毕时间t2；若FPGA向第二数据缓冲区写入数据，则获取从控制电路控制FPGA向第二数据缓冲区写入数据的控制信号on，到写满第二数据缓冲区的时间t3，同时获取从控制电路控制ARM从第一数据缓冲区读取数据的控制信号on，到读取完毕时间t4；判断模块，若t1
‑
t2>T1，或者t3
‑
t4>T1，则触发第一调整模块；若t2
‑
t1>T2，或者t4
‑
t3>T2，则触发第二调整模块；其中T1、T2分别为正数的第一时间阈值和第二时间阈值；第一调整模块，用于将FPGA中的图像数据预处理链中的模块转移到ARM中执行；第二调整模块，若ARM中执行有FPGA中的图像数据预处理链中的模块，则将模块转移到FPGA中执行。2.如权利要求1所述的装置，其特征在于，所述图像数据预处理链是FPGA对图像数据进行预处理时，按照处理过程划分的功能模块组成的链。3.如权利要求1所述的装置，其特征在于，所述第一调整模块和第二调整模块中的模块转移是指，将待转移模块在源芯片的执行链中去除，并在目的芯片的执行链中添加，所述源芯片和所述目的芯片为FPGA芯片或ARM芯片；所述待转移模块为所述图像数据预处理链中的模块。4.如权利要求3所述的装置，其特征在于，其中FPGA的执行链为所述图像...

【专利技术属性】
技术研发人员：梅文娟，张怡，
申请(专利权)人：河南科技大学第一附属医院，
类型：发明
国别省市：