一种信号传输损耗补偿电路、集成电路及传输系统技术方案

一种信号传输损耗补偿电路，该电路与数字信号传输线并接，用于对通过该传输线传输的数字信号进行损耗补偿。所述补偿电路包括直流电平补偿电路、和沿口调整电路。所述沿口调整电路连接所述数字信号传输线，用于调整数字信号沿口，调节数据转换速率。所述直流电平补偿电路连接所述数字信号线端口，以及所述沿口调整电路输出端，用于增大所述数字信号高电平时的直流电平值。直流电平值。直流电平值。

【技术实现步骤摘要】
一种信号传输损耗补偿电路、集成电路及传输系统


[0001]本专利技术属于数据传输
，特别涉及一种信号传输损耗补偿电路、集成电路及传输系统。

技术介绍

[0002]USB(Universal Serial Bus通用串行总线)是目前在PC领域广为应用的接口技术标准。USB接口具有接口简单，应用方便，传输速度快的优点。自发布USB标准以来，经过多年的发展，目前USB接口已经成为应用非常广泛的接口标准。
[0003]在USB2.0标准中,存在3种传输模式，分别是低速模式、全速模式、高速模式。它们的传输速率分别为1.5Mbps、12Mbps、480Mbps。在低速和全速模式中，输出电压摆幅为3.3V，高速模式下输出电压摆幅为0.4V，数据端口D+和D
‑
支持最大5V电压。其中，低速模式和全速模式由于速率较低，在一般传输过程中损耗较小不需要额外处理。如图1所示，传输高速信号时，如果传输距离过长，通道衰减就会增大，接收端接受数据信号的眼图会变得很差，影响数据信号的完整性，最坏情况会导致数据出错。

技术实现思路

[0004]本专利技术的目的是提供一种信号传输损耗补偿电路，以解决现有串口总线数据传输方案的弊端。
[0005]本专利技术实施例之一，一种信号传输损耗补偿电路结构，包括：过压保护电路，沿口调整电路以及直流电平补偿电路。所述过压保护电路、直流电平补偿电路、和沿口调整电路，依次连接。
[0006]所述沿口调整电路连接所述数字信号传输线，用于加快数字信号沿口转换速率；
[0007]所述直流电平补偿电路连接所述数字信号线端口，以及所述沿口调整电路输出端，用于增大所述数字信号高电平时的直流电平值。
[0008]所述过压保护电路并接所述数字信号传输线，用于保护所述信号传输损耗补偿电路不被外部高压损坏。
[0009]本专利技术的信号传输衰减补偿电路不同于传统中继驱动器，不切断数据信号通路，直接挂载在数据信号线对上，减少了设计复杂度，消除了现有中继驱动器的传输延迟。同时，可调节沿口补偿强度和直流电平补偿强度，适用于各种信号传输损耗条件下的补偿应用。
附图说明
[0010]通过参考附图阅读下文的详细描述，本专利技术示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本专利技术的若干实施方式，其中：
[0011]图1是现有技术中480Mbps数据信号在不同长度传输线缆衰减后的眼图对比图。
[0012]图2是现有解决方案中中继驱动器电路原理图。
[0013]图3是根据本专利技术实施例之一的数据传输系统中应用示意图。
[0014]图4是根据本专利技术实施例之一的信号传输损耗补偿电路结构原理图。
[0015]图5是根据本专利技术实例的信号传输损耗补偿电路控制信号时序示例图。
[0016]图6是根据本专利技术实例的对高传输损耗数据信号补偿后的差分眼图。
[0017]100——数据传输系统，
[0018]101——数据端口1，102——数据端口2，103——高速信号传输衰减补偿电路，
[0019]104——第一连接点，105——第二连接点，
[0020]201——沿口调整电路，202——直流电平补偿电路，203——过压保护电路，
[0021]204——DP端口，205——DM端口，
[0022]301——第一NMOS管，302——第二NMOS管，303——均衡比较器1，
[0023]304——均衡比较器2，305——第一组合逻辑。
具体实施方式
[0024]为解决传输过程中数据信号损耗问题，现有的解决方案如图2所示。是在数据传输通道中插入一个中继驱动器，该中继驱动器高速数据传输通道包括2组方向相反的收发器，每组收发器包括一个均衡接收器，以及一个发送器。该中继驱动器切断了数据端口1和数据端口2的直接连接，为了确保数据端口1和2的端口状态能够完全的转化和传递，需要设计复杂的针对数据端口1和2的状态检测控制系统。同时由于中继驱动器的加入，会增大数据端口1和数据端口2之间的信号延迟。另外双向收发器需要严格遵守USB电气标准，功耗比较大。
[0025]本专利技术提供一种信号传输损耗补偿电路结构，用于解决如图2所示的现有技术方案中由于切断两个数据端口直接连接，导致增加了传输延迟，以及方案设计复杂、功耗比较大的问题。
[0026]根据一个或者多个实施例，一种信号传输损耗补偿电路结构，包括过压保护电路，沿口调整电路，直流电平补偿电路。
[0027]其中，所述过压保护电路连接数据端口D+和D
‑
，内部DP和DM端口。
[0028]所述沿口调整电路连接DP和DM端口，用于加快D+和D
‑
沿口转换速率。
[0029]所述直流电平补偿电路连接DP和DM端口，以及沿口调整电路输出控制信号，用于增大D+和D
‑
高电平信号时的直流电平。
[0030]进一步地，所述过压保护电路包括NMOS管MN0,MN1。MN0漏端接数据端口D+,源端接内部DP端口，栅端接控制信号EN。MN1漏端接数据端口D
‑
，源端接内部DM端口，栅端接控制信号EN。所述过压保护NMOS管MN0和MN1为5V器件，所述控制信号EN为内部预设电压使能信号。
[0031]进一步地，所述沿口调整电路，包括均衡比较器1，均衡比较器2，与逻辑门AND1和AND2，延迟单元Delay1和Delay2，NMOS管MN3,MN4,MN5,MN6,电流源I1,I2,I3,I4。其中所述均衡比较器1正输入端接DP端口，负输入端接DM端口；所述均衡比较器2正输入端接DM端口，负输入端接DP端口；所述与逻辑门AND1一输入端接所述均衡比较器1输出端OP，另一输入端接延迟单元Delay2输出OMD；所述延迟单元Delay1输入端接所述均衡比较器1输出端OP，输出端接所述与逻辑门AND2的输入端；所述延迟单元Delay2输入端接所述均衡比较器2输出
端OM，输出端接所述与逻辑门AND1的输入端；所述NMOS管MN3源端接DP端口，漏端接电流源I1,栅端接所述与逻辑门AND1的输出端；所述电流源I1一端接电源，另一端接MN3漏端；所述NMOS管MN4漏端接DP端口，源端接电流源I3,栅端接与逻辑门AND2输出端；所述电流源I3另一端接地；所述NMOS管MN5源端接DM端口，漏端接电流源I2,栅端接与逻辑门AND2输出端；所述电流源I2另一端接电源；所述NMOS管MN6漏端接DM端口，源端接电流源I4,栅端接与逻辑门AND1输出端；所述电流源I4,另一端接地。
[0032]进一步地，所述均衡比较器1和均衡比较器2具有高频补偿同时比较器阈值电压可调节；所述电流源I1,I2,I3,I4电流大小可调节；所述延迟单元Delay1和Delay2延迟时间可调节，延迟时间需小于最短数据周期。
[0033]进一步地，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号传输损耗补偿电路，该电路与数字信号传输线并接，用于对通过该传输线传输的数字信号进行损耗补偿，所述补偿电路包括直流电平补偿电路、和沿口调整电路，所述沿口调整电路连接所述数字信号传输线，用于调整数字信号沿口，调节数据转换速率；所述直流电平补偿电路连接所述数字信号线端口，以及所述沿口调整电路输出端，用于增大所述数字信号高电平时的直流电平值。2.根据权利要求1所述的信号传输损耗补偿电路，其特征在于，所述补偿电路还包括过压保护电路，所述过压保护电路、直流电平补偿电路、和沿口调整电路，依次连接，所述过压保护电路并接所述数字信号传输线，用于保护所述信号传输损耗补偿电路不被外部高压损坏。3.根据权利要求2所述的信号传输损耗补偿电路，其特征在于，所述的数字信号传输线是串口总线。4.根据权利要求3所述的信号传输损耗补偿电路，其特征在于，所述的串口总线是USB串口总线。5.根据权利要求3所述的信号传输损耗补偿电路，其特征在于，所述过压保护电路包括第一MOS管和第二MOS管，分别连接串口总线的数字信号线对中的一根。6.根据权利要求3所述的信号传输损耗补偿电路，其特征在于，所述沿口调整电路，包括，第一均衡比较器、第一与逻辑门、第一延迟单元、第三MOS管、第四MOS管、第一电流源和第三电流源，以及第二均衡比较器、第二与逻辑门、第二延迟单元、第五MOS管、第六MOS管、第五电流源和第六电流源，其中，第一均衡比较器和第二均衡比较器的输入端交叉连接，且分别接入所述串口总线的数字信号线对，第一均衡比较器的输出端同时接入第一与逻辑门和第一延迟单元的输入端，第二均衡比较器的输出端同时接入第二与逻辑门和第二延迟单元的输入端，第一延迟单元的输出端与第二与逻辑门的另一个输入端连接，第二延迟单元的输出端与第一与逻辑门的另一个输入端连接，第一与逻辑门的输出端并接第三MOS管...

【专利技术属性】
技术研发人员：冒鑫，马怀昌，谢芳，薛恺，裔鹏，王继春，
申请(专利权)人：上海锐星微电子科技有限公司，
类型：发明
国别省市：