微流体致动器的异质整合芯片的制造方法技术

一种微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供第一基板，第一基板为具有驱动单元于硅基底的第一表面上；通过蚀刻部分第一基板的第二表面，产出第一腔室单元；提供第二基板，第二基板为具有控制单元于第二基板的第三表面上；通过蚀刻部分第二基板的第四表面，产出第二腔室单元；通过晶圆封装制程，执行面接合，将第一基板的第二表面与第二基板的第四表面相互接合；通过硅穿孔制程，产出至少一第一穿孔槽；沉积第一绝缘层于该多个第一穿孔槽内及相关表面上；以及沉积第一导电体于该多个第一穿孔槽内的第一绝缘层的表面。该多个第一穿孔槽内的第一绝缘层的表面。该多个第一穿孔槽内的第一绝缘层的表面。

【技术实现步骤摘要】
微流体致动器的异质整合芯片的制造方法


[0001]本案是关于一种微流体致动器的异质整合(Heterogeneous Integration)芯片的制造方法，尤指一种结合硅穿孔(Through-Silicon Via,TSV)技术且可调式腔体压缩的压电微流体致动器的异质整合芯片的制造方法。

技术介绍

[0002]前于各领域中无论是医药、电脑科技、打印、能源等工业，产品均朝精致化及微小化方向发展，其中微型帮浦产品所包含的微流体致动器为其关键技术。
[0003]随着科技的日新月异，流体输送结构的应用上亦愈来愈多元化，举凡工业应用、生医应用、医疗保健、电子散热、生活电子产品
……
等，甚至近来热门的行动穿戴装置亦可见它的踨影，可见传统的流体致动器已渐渐有朝向装置微小化、流量极大化的趋势。
[0004]现有技术中已发展多种微机电半导体制程制出的微流体致动器，然而，如何整合微流体致动器本体与控制单元(如微控器、控制电路)的整合，仍为发展的重要内容。

技术实现思路

[0005]本案的主要目的是提供一种微流体致动器的异质整合芯片的制造方法，将通过微机电半导体制程制出的微流体致动器与以半导体制程等制作的MOS电路IC或微控制器等，以硅穿孔(Through Silicon Via,TSV)封装技术结合而成。
[0006]本案的广义实施态样为提供一种微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供一第一基板，该第一基板是为具有至少一驱动单元于一硅基底的一第一表面上；通过蚀刻部分该第一基板的一第二表面，产出一第一腔室单元；提供一第二基板，该第二基板是为具有至少一控制单元于该第二基板的一第三表面上；通过蚀刻部分该第二基板的一第四表面，产出一第二腔室单元；通过晶圆封装制程，执行一面接合，将该第一基板的该第二表面与该第二基板的该第四表面相互接合；通过硅穿孔TSV制程，产出至少一第一穿孔槽；沉积至少一第一绝缘层于该多个第一穿孔槽内；以及沉积至少一第一导电体于该多个第一穿孔槽内与第二基板的电极连接，该多个第一导电体为一导电金属。
[0007]本案的另一广义实施态样为一种微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供一第一基板，该第一基板为具有至少一驱动单元于一基底的一第一表面上；通过硅穿孔TSV制程，于该第一基板的一第二表面，产出至少一第二穿孔槽；沉积至少一第二绝缘层于该多个第二穿孔槽内与该第一基板的该第二表面；沉积至少一第三导电体于该多个第二穿孔槽内的该多个第二绝缘层的表面上；电镀生成至少一第四导电体于该多个第二穿孔槽内的该多个第三导电体的表面上；通过蚀刻部分该第一基板的该第二表面，产出一第一腔体；设置图像化的至少一第一粘着层与至少一第一导电胶；提供一第二基板，该第二基板为具有至少一控制单元于该第二基板的一第三表面上；通过硅穿孔TSV制程，于该第二基板的一第四表面，产出至少一第三穿孔槽；沉积至少一第三绝缘层于该多个第三穿孔槽内与该第二基板的该第四表面上；沉积至少一第五导电体于该多个第三穿孔槽内的该多
个第三绝缘层的表面上；通过蚀刻部分该第五导电体、该第三绝缘层，以及该第二基板的该第四表面，产出一第二腔室单元；通过至少一接合物质，将该第一基板的该第二表面与该第二基板的该第四表面相互接合，以及该第一基板的该多个第二穿孔槽与该第二基板的该多个第三穿孔槽相互封装接合；以及封装接合后，产出一第二腔体。
附图说明
[0008]图1A至图1E为本案微流体致动器的异质整合芯片的制造方法的流程示意图。图2A至图2I为本案第一实施例的制造步骤分解示意图。图2J为本案第一实施例的第二态样完成示意图。图3A至图3L为本案第二实施例的制造步骤分解示意图。图3M为本案第二实施例的第二态样完成示意图。图4A至图4L为本案第三实施例的制造步骤分解示意图。图4M为本案第三实施例的第二态样完成示意图。附图标记说明
[0009]1100、1200、2100、2200、3100、3200：异质整合芯片11：第一基板110：硅基底111：第一表面112：第二表面114：SOI基底12：驱动单元121：第一二氧化硅层122：第一氮化硅层123：第一下电极层124：压电层125：第一上电极层126：阻绝层127：配电层128：电极层13：第一腔室单元131：第一腔体132：第二腔体14：第二基板141：第三表面142：第四表面15：控制单元151：控制元件152：布线层153：保护层
16：第二腔室单元161：第三腔体162：流体流道163：喷孔17：第一穿孔槽171：第一绝缘层172：第一导电体173：填充物18：第二穿孔槽181：第二绝缘层182：第三导电体183：第四导电体19：第三穿孔槽191：第三绝缘层192：第五导电体193：第六区域20：承载基板21：第一干膜22：第二干膜23：遮罩层24：接合物质241：第一粘着层242：第一导电胶25：缓冲保护层S110～S352：步骤
具体实施方式
[0010]体现本案特征与优点的实施例将在后段的说明中详细叙述。应理解的是本案能够在不同的态样上具有各种的变化，其皆不脱离本案的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本案。
[0011]请参阅图1A以及图2A至图2I，于本案第一实施例中，微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供一第一基板11，该第一基板11为具有至少一驱动单元12于一硅基底110的一第一表面111上；通过蚀刻部分该第一基板11的一第二表面112，产出一第一腔室单元13；提供一第二基板14，该第二基板14为具有至少一控制单元15于该第二基板14的一第三表面141上；通过蚀刻部分该第二基板14的一第四表面142，产出一第二腔室单元16；通过晶圆封装制程，执行一面接合，将该第一基板11的该第二表面112与该第二基板14的该第四表面142相互接合；通过硅穿孔TSV制程，产出至少一第一穿孔槽17；沉积至少一第一绝缘层171于该多个第一穿孔槽17内；以及沉积至少一第一导电体172于该多个第一穿孔槽17内与该第二基板的电极连接，该多个第一导电体172为一导电金属。
[0012]如步骤S110以及图2A所示，提供一第一基板11，第一基板11是为一硅基板，第一基板11具有一第一表面111以及一第二表面112。第一基板11是为具有至少一驱动单元12于一硅基底110的第一表面111上。驱动单元12包含：一第一二氧化硅层121、一第一氮化硅层122、一第一下电极层123、一压电层124、一第一上电极层125、至少一阻绝层126、至少一配电层127。第一二氧化硅层121、第一氮化硅层122、第一下电极层123、压电层124、第一上电极层125、阻绝层126、配电层127皆经图像化后，依序制成于硅基底110的第一表面111上。值得注意的是，于本案第一实施例中，第一下电极层123、压电层124、第一上电极层125的面积可依设计需求而调整，但不以此为限，于其他实施例中，第一下电极层123、压电层124、第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供一第一基板，该第一基板为具有至少一驱动单元于一硅基底的一第一表面上；通过蚀刻部分该第一基板的一第二表面，产出一第一腔室单元；提供一第二基板，该第二基板为具有至少一控制单元于该第二基板的一第三表面上；通过蚀刻部分该第二基板的一第四表面，产出一第二腔室单元；通过晶圆封装制程，执行一面接合，将该第一基板的该第二表面与该第二基板的该第四表面相互接合；通过硅穿孔TSV制程，产出至少一第一穿孔槽；沉积至少一第一绝缘层于该多个第一穿孔槽内；以及沉积至少一第一导电体于该多个第一穿孔槽内与该第二基板的电极连接，该多个第一导电体为一导电金属。2.如权利要求1所述的微流体致动器的异质整合芯片的制造方法，其特征在于，该驱动单元包含：一第一二氧化硅层、一第一氮化硅层、一第一下电极层、一压电层、一第一上电极层、至少一阻绝层、至少一配电层。3.如权利要求1所述的微流体致动器的异质整合芯片的制造方法，其特征在于，该控制单元包含：至少一控制元件、至少一布线层、至少一保护层。4.如权利要求1所述的微流体致动器的异质整合芯片的制造方法，其特征在于，该第一腔室单元包含：一第一腔体、一第二腔体。5.如权利要求4所述的微流体致动器的异质整合芯片的制造方法，其特征在于，该第二腔室单元包含：一第三腔体、一流体流道、一喷孔。6.如权利要求5所述的微流体致动器的异质整合芯片的制造方法，其特征在于，该面接合为卡榫接合或以至少一接合物质接合。7.如权利要求6所述的微流体致动器的异质整合芯片的制造方法，其特征在于，更包含有以下步骤：填充至少一填充物于该多个第一穿孔槽内，该多个填充物为另一导电金属或一导电墨水。8.一种微流体致动器的异质整合芯片的制造方法，包含以下步骤：提供一第一基板，该第一基板为具有至少一驱动单元于一基底的一第一表面上；通过硅穿孔TSV制程，于该第一基板的一第二表面，产出至少一第二穿孔槽；沉积至少一第二绝缘层于该多个第二穿孔槽内；沉积至少一第三导电体于该多个第二穿孔槽内与该多个第...

【专利技术属性】
技术研发人员：莫皓然，戴贤忠，方麟辉，韩永隆，黄启峰，林宗义，古旸，吕依庭，
申请(专利权)人：研能科技股份有限公司，
类型：发明
国别省市：