存储器控制器装置与相位校正方法制造方法及图纸

本申请提供了存储器控制器装置和相位校正方法。存储器控制器装置包含延迟线电路系统、多个数据取样电路、多个相位检测电路以及控制逻辑电路。延迟线电路系统延迟数据选通信号以产生第一至第三时钟信号，其中第二时钟信号用来读取数据信号，且第一至第三时钟信号的相位按序相差一预定值。每一数据取样电路根据第一至第三时钟信号中一对应者对数据信号取样，以产生第一至第三信号中的对应者。多个相位检测电路比较第一信号与第二信号以产生第一检测信号，并比较第三信号与第二信号以产生第二检测信号。控制逻辑电路根据第一检测信号与第二检测信号调整第一至第三时钟信号。与第二检测信号调整第一至第三时钟信号。与第二检测信号调整第一至第三时钟信号。

【技术实现步骤摘要】
存储器控制器装置与相位校正方法


[0001]本公开涉及存储器控制器装置，尤其涉及可不使用模拟式的锁相回路的数据读取电路与相位校正方法。

技术介绍

[0002]在一些常见的存储器中，其读写操作是根据数据选通(data strobe)信号执行。为了可正确读取存储器内存储的数据，数据选通信号的相位需对齐数据窗口。然而，随着操作条件(例如：温度、电压)的变化，数据选通信号的相位会漂移，造成读到不正确的数据。

技术实现思路

[0003]于一些实施例中，存储器控制器装置包含延迟线电路系统、多个数据取样电路、多个相位检测电路以及控制逻辑电路。延迟线电路系统用以延迟数据选通(data strobe)信号以产生第一时钟信号、第二时钟信号以及第三时钟信号，其中第二时钟信号用来读取数据信号，且第一时钟信号的相位、第二时钟信号的相位与第三时钟信号的相位按序相差一预定值。该些数据取样电路中每一者用以根据第一时钟信号、第二时钟信号与第三时钟信号中的一对应者对数据信号取样，以产生第一信号、第二信号以及第三信号中的对应者。多个相位检测电路用以比较第一信号与该第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器装置，包含：一延迟线电路系统，用以延迟一数据选通信号以产生一第一时钟信号、一第二时钟信号以及一第三时钟信号，其中该第二时钟信号用来读取一数据信号，且该第一时钟信号的相位、该第二时钟信号的相位与该第三时钟信号的相位按序相差一预定值；多个数据取样电路，其中所述多个数据取样电路中每一者用以根据该第一时钟信号、该第二时钟信号与该第三时钟信号中的一对应者对该数据信号取样，以产生一第一信号、一第二信号以及一第三信号中的一对应者；多个相位检测电路，用以比较该第一信号与该第二信号以产生一第一检测信号，并比较该第三信号与该第二信号以产生一第二检测信号；以及一控制逻辑电路，用以根据该第一检测信号与该第二检测信号调整该第一时钟信号、该第二时钟信号与该第三时钟信号。2.如权利要求1所述的存储器控制器装置，其中该延迟线电路系统包含：多个缓冲器电路，其中所述多个缓冲器电路按序串联耦接，并用以延迟该数据选通信号；以及多个多工器电路，其中所述多个多工器电路每一者用以根据一第一选择信号、一第二选择信号与一第三选择信号中的一对应者将所述多个缓冲器电路中的一对应者的一输出信号输出为该第一时钟信号、该第二时钟信号与该第三时钟信号中的一对应者，其中该控制逻辑电路还用以响应于该第一检测信号与该第二检测信号输出该第一选择信号、该第二选择信号与该第三选择信号，以调整该第一时钟信号、该第二时钟信号与该第三时钟信号。3.如权利要求1所述的存储器控制器装置，其中若该第二信号相同于该第一信号与该第三信号中每一者，该控制逻辑电路用以响应于该第一检测信号与该第二检测信号逐渐增加该预定值至一预设最大值。4.如权利要求1所述的存储器控制器装置，其中若该第二信号相同于该第一信号与该第三信号中每一者，该控制逻辑电路用以响应于该第一检测信号与该第二检测信号保持该第二时钟信号的相位。5.如权利要求1所述的存储器控制器装置，其中若该第二信号相同于该第一信号与该第三信号中的一者且不同于该第一信号与该第三信号中的另一者，...

【专利技术属性】
技术研发人员：郑杰，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：