基于VPX架构的低时延采集运算系统技术方案

本发明专利技术公开了基于VPX架构的低时延采集运算系统，包括主控计算机、以太网交换器和采集运算设备，所述采集运算设备通过以太网交换器与主控计算机之间实现高速数据传输功能，所述采集运算设备包括机箱和多个功能模块，多个所述功能模块分别为VPX背板、电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块，所述电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块均安装在VPX背板上。本发明专利技术通过采用高速串行总线SRIO完成系统内部的数据交互，提高了数据传输速度，降低了系统模块间的数据传输延时，有效地提高了系统的数据处理能力，设置有两个FPGA处理模块，提高了数据交互和处理能力，极大地提高了系统计算效率。计算效率。计算效率。

【技术实现步骤摘要】
基于VPX架构的低时延采集运算系统


[0001]本专利技术涉及VPX总线领域，具体涉及基于VPX架构的低时延采集运算系统。

技术介绍

[0002]采集运算系统主要应用于雷达信号侦测接收、宽带通信数字接收机、电子对抗、高性能数字仪表、电力、航天测控等需要多路高速信号处理的场合。VPX总线采用高速串行总线技术替代了VME总线的并行总线技术。VPX总线引入了目前最新串行总线技术，例如：RapidIO、PCI
‑
Express和万兆以太网等，支持更高的背板带宽。VPX核心交换可以提供32对差分对，每对差分对理论上可以提供10Gbps的数据交换能力，一个VPX模块理论上最高可以提供8GByte/s的数据交换能力。VPX总线还采用交换式结构替代VME的主控式结构。交换式结构使得系统整体性能不在受主控板的限制，提高了系统的整体性能。同时，在交换式结构下，处理器可以在任意的时间发送数据，而不需要等待总线后才发起传输，特别适合多处理器系统。
[0003]目前，现有的采集运算系统在进行系统内部的数据互交时，模块监的数据传输延时高，降低了数据传输速度。
[0004]因此，专利技术基于VPX架构的低时延采集运算系统来解决上述问题很有必要。

技术实现思路

[0005]本专利技术的目的是提供基于VPX架构的低时延采集运算系统，通过以VPX架构作为系统支撑，具有高实时性、高可靠性的特点，采用高速串行总线SRIO完成系统内部的数据交互，大大提高了数据传输速度，降低了系统模块间的数据传输延时，有效地提高了系统的数据处理能力，设置有两个FPGA处理模块，大大提高了数据交互和处理能力，极大地提高了系统计算效率，有效提高了系统计算精度，以解决技术中的上述不足之处。
[0006]为了实现上述目的，本专利技术提供如下技术方案：基于VPX架构的低时延采集运算系统，包括主控计算机、以太网交换器和采集运算设备，所述采集运算设备通过以太网交换器与主控计算机之间实现高速数据传输功能，所述采集运算设备包括机箱和多个功能模块，多个所述功能模块均安装在机箱内，多个所述功能模块分别为VPX背板、电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块，所述电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块均安装在VPX背板上；
[0007]所述FPGA处理模块的数量设置有两个，用于对采集的数据进行分析处理，所述FPGA处理模块通过SRIO总线与I/O接口模块连接；
[0008]所述数据存储模块负责将实时传输过来的数字信号存储起来，便于后期处理分析使用；
[0009]所述数据采集模块负责实现模拟信号到数字信号的转换，所述数据采集模块通过SRIO总线与FPGA处理模块连接；
[0010]所述I/O接口模块负责信号产生，将数字信号转换为模拟信号，负责整个设备和外
部的接口功能；
[0011]所述VPX背板为系统各个模块提供互连，包括将电源模块产生的电源输送到各个功能模块，为各个功能模块提供高速数据传输、时钟、同步和控制信号；
[0012]所述电源模块包括模拟电源和数字电源。
[0013]优选的，所述数据采集模块包括A/D芯片，所述A/D芯片的数量设置有两个，两个所述A/D芯片与FPGA处理模块连接，两个所述A/D芯片均采用超高速A/D芯片，所述模拟电源的输出端与A/D芯片之间电性连接。
[0014]优选的，所述FPGA处理模块采用高性能的高级FPGA逻辑处理器，所述数字电源的输出端与FPGA处理模块电性连接。
[0015]优选的，所述电源模块由输入滤波电路、功率变换电路、输出滤波电路组成，所述输入滤波电路采用共模滤波和差模滤波，所述功率变换电路由VICOR模块和外接使能电路、去耦电路组成，所述输出滤波电路采用差模滤波电路。
[0016]优选的，所述电源模块、FPGA处理模块、数据存储模块、数据采集模块和I/O接口模块均采用标准的6U大小设置。
[0017]优选的，所述机箱采用标准的OpenVPX加固机箱。
[0018]优选的，所述数据存储模块包括内存条，所述内存条的数量设置有四个，每个所述FPGA处理模块分配有两个所述内存条。
[0019]优选的，所述VPX机箱的左侧镶嵌有散热板，所述散热板的外侧等间距固定有散热翅，所述散热板上等间距开设有散热孔，所述散热板的内侧固定有防护网。
[0020]优选的，所述VPX机箱的右侧开设有通孔，所述通孔的内部安装有进风风扇，所述通孔的内外两侧端口均安装有防尘网。
[0021]在上述技术方案中，本专利技术提供的技术效果和优点：
[0022]1、通过以VPX架构作为系统支撑，具有高实时性、高可靠性的特点，采用高速串行总线SRIO完成系统内部的数据交互，大大提高了数据传输速度，降低了系统模块间的数据传输延时，有效地提高了系统的数据处理能力，设置有两个FPGA处理模块，大大提高了数据交互和处理能力，极大地提高了系统计算效率，有效提高了系统计算精度；
[0023]2、通过在VPX机箱的左侧镶嵌有散热板，散热板上设置有散热翅，并在散热板开设有散热孔，有效地提高了散热效果，在VPX机箱的右侧设置有进风风扇，进一步提高了VPX机箱的散热效率。
附图说明
[0024]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0025]图1为本专利技术的整体系统图；
[0026]图2为本专利技术的采集运算设备模块图；
[0027]图3为本专利技术的数据采集模块硬件设计图；
[0028]图4为本专利技术的整体功能图；
[0029]图5为本专利技术的机箱三维图；
[0030]图6为本专利技术的机箱立体图；
[0031]图7为本专利技术图5的左视图。
[0032]附图标记说明：
[0033]1主控计算机、2以太网交换器、3机箱、4VPX背板、5电源模块、6FPGA处理模块、7数据存储模块、8数据采集模块、9I/O接口模块、10A/D芯片、11模拟电源、12数字电源、13散热板、14散热翅、15散热孔、16通孔、17进风风扇、18防尘网。
具体实施方式
[0034]为了使本领域的技术人员更好地理解本专利技术的技术方案，下面将结合附图对本专利技术作进一步的详细介绍。
[0035]本专利技术提供了如图1
‑
4所示的基于VPX架构的低时延采集运算系统，包括主控计算机1、以太网交换器2和采集运算设备，所述采集运算设备通过以太网交换器2与主控计算机1之间实现高速数据传输功能，所述采集运算设备包括机箱3和多个功能模块，多个所述功能模块均安装在机箱3内，多个所述功能模块分别为VPX背板4、电源模块5、FPGA处理模块6、数据存储模块7、数据采集模块8和I/O本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于VPX架构的低时延采集运算系统，包括主控计算机(1)、以太网交换器(2)和采集运算设备，所述采集运算设备通过以太网交换器(2)与主控计算机(1)之间实现高速数据传输功能，其特征在于：所述采集运算设备包括机箱(3)和多个功能模块，多个所述功能模块均安装在机箱(3)内，多个所述功能模块分别为VPX背板(4)、电源模块(5)、FPGA处理模块(6)、数据存储模块(7)、数据采集模块(8)和I/O接口模块(9)，所述电源模块(5)、FPGA处理模块(6)、数据存储模块(7)、数据采集模块(8)和I/O接口模块(9)均安装在VPX背板(4)上；所述FPGA处理模块(6)的数量设置有两个，用于对采集的数据进行分析处理，所述FPGA处理模块(6)通过SRIO总线与I/O接口模块(9)连接；所述数据存储模块(7)负责将实时传输过来的数字信号存储起来，便于后期处理分析使用；所述数据采集模块(8)负责实现模拟信号到数字信号的转换，所述数据采集模块(8)通过SRIO总线与FPGA处理模块(6)连接；所述I/O接口模块(9)负责信号产生，将数字信号转换为模拟信号，负责整个设备和外部的接口功能；所述VPX背板(4)为系统各个模块提供互连，包括将电源模块(5)产生的电源输送到各个功能模块，为各个功能模块提供高速数据传输、时钟、同步和控制信号；所述电源模块(5)包括模拟电源(11)和数字电源(12)。2.根据权利要求1所述的基于VPX架构的低时延采集运算系统，其特征在于：所述数据采集模块(8)包括A/D芯片(10)，所述A/D芯片(10)的数量设置有两个，两个所述A/D芯片(10)与FPGA处理模块(6)连接，两个所述A/D芯片(10)均采用超高速A/D芯片，所述模拟电源(11)的输出端与A/...

【专利技术属性】
技术研发人员：郑川，周康成，殷科军，邓虹波，
申请(专利权)人：上海泛腾电子科技有限公司，
类型：发明
国别省市：