用于增强型GaNHEMT的高频智能半桥栅驱动电路制造技术

本发明专利技术提供一种用于增强型GaN HEMT的高频智能半桥栅驱动电路，用于对外部输入的低压数字输入信号HI和LI进行处理并输出高侧输出信号HO和低侧输出信号LO，其特征在于，包括：输入接收电路、数控高精度死区时间产生电路、低侧数控延时电路、低侧高效率输出驱动电路L、高侧预驱动电路、低延时高压电平移位电路、高侧高效率输出驱动电路H、栅压钳位电路、短路保护电路以及欠压保护电路。其中，数控高精度死区时间产生电路和低侧数控延时电路内部的延迟电路采用数字控制延时电路，栅压钳位电路具有第一PMOS晶体管M1L、第二PMOS晶体管M2L、NMOS晶体管M3L、比较器、钳位反相器和2输入或门。钳位反相器和2输入或门。钳位反相器和2输入或门。

【技术实现步骤摘要】
用于增强型GaN HEMT的高频智能半桥栅驱动电路


[0001]本专利技术涉及一种属于集成电路
，具体涉及一种用于增强型GaN HEMT的高频智能半桥栅驱动电路。

技术介绍

[0002]随着超结金属-氧化物半导体场效晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)的出现和普及，特别是以碳化硅SiC和氮化镓GaN为代表的宽禁带功率半导体器件的兴起，新一代电力电子应用系统对功率半导体器件驱动技术要求日益提高，这其中最核心的因素就是对功率半导体器件功能进行控制的高压栅驱动芯片。新一代电力电子整机系统为了进一步提高整机可靠性，并降低整机系统设计复杂度，对高压栅驱动芯片的智能化提出了更高的需求。
[0003]根据不同的栅极结构，GaN器件可以分为两类，耗尽型Ga N器件和增强型Ga N器件。GaN器件的特性决定了，该类器件在驱动设计考虑时有一些需要特别注意的因素：如VTH低、VGS上限低、寄生参数对高di/dt和dv/dt敏感以及无反向导通二极管等问题，很大程度上限制了Ga N器件在各种高频功率拓扑中的应用。
>[0004]在诸多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于增强型GaN HEMT的高频智能半桥栅驱动电路，用于对外部输入的低压数字输入信号HI和LI进行处理并输出高侧输出信号HO和低侧输出信号LO，其特征在于，包括：输入接收电路、数控高精度死区时间产生电路、低侧数控延时电路、低侧高效率输出驱动电路L、高侧预驱动电路、低延时高压电平移位电路、高侧高效率输出驱动电路H、栅压钳位电路、短路保护电路以及欠压保护电路，其中，所述输入接收电路与中压电源电压VCC以及低压电源电压VCL连接，接收所述低压数字输入信号HI和LI并进行信号电平判别和逻辑电平高压转换从而获得中压信号H和L，所述短路保护电路与所述数控高精度死区时间产生电路连接，用于实时监测所述中压电源电压VCC的电流状态，并向所述数控高精度死区时间产生电路输出短路保护信号OC，所述欠压保护电路与所述数控高精度死区时间产生电路连接，用于实时监测所述中压电源电压VCC的电压状态，并向该数控高精度死区时间产生电路输出欠压保护信号UV，所述低侧高效率输出驱动电路L输出频率判别码Dfin，用于控制所述数控高精度死区时间产生电路和所述低侧数控延时电路内部的延迟电路的延时长短，所述数控高精度死区时间产生电路与所述中压电源电压VCC接，用于在所述短路保护信号OC、所述欠压保护信号UV以及所述频率判别码Dfin的控制下，根据所述中压信号H获得高侧差分预输入数据HP和HN，同时根据所述中压信号L获得低侧差分输入数据LIP和LIN，所述高侧预驱动电路与所述数控高精度死区时间产生电路连接，用于接收所述高侧差分预输入数据HP和HN并对其进行处理，从而获得高侧差分输入数据HIP和HIN，所述低延时高压电平移位电路与所述高侧预驱动电路连接，用于接收所述高侧差分输入数据HIP和HIN并对其进行处理，从而获得低电位浮动的驱动数据Din，所述高侧高效率输出驱动电路H与所述低延时高压电平移位电路连接，用于接收所述驱动数据Din并对其进行放大处理，从而获得高侧预输出信号Voutp所述栅压钳位电路与所述高侧高效率输出驱动电路H连接，用于接收所述高侧预输出信号Voutp并对其进行处理，从而获得高侧输出信号HO并输出，所述低侧数控延时电路与所述数控高精度死区时间产生电路连接，用于接收所述低侧差分输入数据LIP和LIN并对其进行处理，从而获得低侧驱动数据，所述低侧高效率输出驱动电路L与所述低侧数控延时电路连接，用于接收所述低侧驱动数据并对其进行放大处理，从而获得低侧输出信号LO并输出，所述低延时高压电平移位电路同时使用低压地VSS和浮动地SW，所述高侧高效率输出驱动电路H和所述高侧栅压钳位电路仅使用所述浮动地SW，所述输入接收电路、所述数控高精度死区时间产生电路、所述低侧数控延时电路、所述低侧高效率输出驱动电路L、所述短路保护电路和所述欠压保护电路共同使用所述低压地VSS，所述高效率输出驱动电路的驱动能力受所述控制时钟信号Clk-ctrl和所述上电信号Start-up控制。2.根据权利要求1所述的用于增强型GaN HEMT的高频智能半桥栅驱动电路，其特征在于：其中，所述数控高精度死区时间产生电路和所述低侧数控延时电路内部的延迟电路采用数字控制延时电路，所述数字控制延时电路包括输入RS触发器、由多个反相器级联组成的反相器链、编码
转换电路、n个延迟电容和n个电容选择开关，n为正整数，n个所述延迟电容的一端同时连接到所述低压地VSS，另一端分别连接到n个所述电容选择开关，n个所述电容选择开关的另一端同时连接到所述反相器链中任意一个所述反相器的输出端，所述编码转换电路将所述频率判别码Dfin转换成n个所述电容选择开关的开关选择信号b1～bn，所述输入RS触发器的输入端接收所述低侧差分输入数据LIP和LIN，输出端连接到所述反相器链的输入端。3.根据权利要求1所述的用于增强型GaN HEMT的高频智能半桥栅驱动电路，其特征在于：其中，所述低延时高压电平移位电路具有第一高压LDMOS晶体管MD1、第二高压LDMOS晶体管MD2、第一保护二极管D1、第二保护二极管D2、第三电阻R3、第四电阻R4、第一电阻R1、第二电阻R2、第一耦合MOS管M1、第二耦合MOS管M2、第一速度增强晶体管Me1、第二速度增强晶体管Me2、误差迟滞过滤电路以及信号翻转检测电路，所述第一高压LDMOS晶体管MD1和所述第二高压LDMOS晶体管MD2的源极与所述低压地VSS连接，所述第一高压LDMOS晶体管MD1的漏极同时连接到所述第一耦合MOS管M1的源极、所述第一保护二极管D1的阳极、所述第三电阻R3的下端以及所述第二耦合MOS管M2的栅极，所述第二高压LDMOS晶体管MD2的漏极同时连接到所述第二耦合MOS管M2的源极、所述第二保护二极管D2的阳极、所述第四电阻R4的下端以及所述第一耦合MOS管M1的栅极，所述第一耦合MOS管M1的漏极同时连接到所述第一电阻R1的上端、所述误差迟滞过滤电路的数据输入P端LSP以及所述第一速度增强晶体管Me1的漏极，所述第二耦合MOS管M2的漏极同时连接到所述第二电阻R2的上端、所述误差迟滞过滤电路的数据输入N端LSN以及所述第二速度增强晶体管Me2的漏极，所述第一电阻R1和所述第二电阻R2的下端与所述浮动地SW连接，所述误差迟滞过滤电路输出所述驱动数据Din，并发送给所述信号翻转检测电路作为所述信号翻转检测电路的输入信号，所述信号翻转检测电路的2个输出端分别连接所述第一速度增强晶体管Me1和所述第二速度增强晶体管Me2的栅极，所述第一保护二极管D1的阴极、所述第二保护二极管D2的阴极、所述第三电阻R3的上端、所述第四电阻R4的上端、所述第一速度增强晶体管Me1的源极和所述第二速度增强晶体管Me2的源极同时连接到高压电源电压。4.根据权利要求1所述的用于增强型GaN HEMT的高频智能半桥栅驱动电路，其特征在于：其中，所述高可靠误差迟滞过滤电路具有P端耦合反相器、P端去毛刺电路、P端或门、P端数据选择器、N端耦合反相器、N端去毛刺电路、N端或门以及N端数据选择器电路，所述P端去毛刺电路和所述N端去毛刺电路的结构相同，其内部包含3个2输入与非门和一个2输入或门。5.根据权利要求1所述的用于增强型Ga...

【专利技术属性】
技术研发人员：周德金，黄伟，卢红亮，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：