【技术实现步骤摘要】
一种流水处理方法、系统和忆阻器阵列
[0001]本专利技术涉及信息
，特别是涉及一种流水处理方法、一种流水处理系统、一种忆阻器阵列。
技术介绍
[0002]忆阻器的非易失记忆特性使其具备数据存储能力，而其电导状态可调节的能力使其具备数值计算能力，二者相结合使忆阻器可在同一位置实现计算与存储的融合，实现“存算一体”，从而有望突破传统冯诺依曼计算架构的限制，具有广阔的应用前景。
[0003]相关技术提出使用由忆阻器单元和金属导线组成的忆阻器阵列来实现向量和矩阵乘法，通过对忆阻器单元的电导和通断进行设置，由忆阻器阵列输出对应的电流值，模拟数值计算的过程和结果。进一步地，忆阻器阵列将输出的电流值作为神经网络在计算过程中的输出结果，即可以完成神经网络的映射计算。
[0004]相比较于只能计算不能存储的传统处理器来说，忆阻器阵列虽然不再需要不断在计算单元与存储单元之间来回的搬运数据，但是受到忆阻器阵列的结构特性和神经网络计算原理的制约，神经网络在将计算交由忆阻器阵列执行时，存在硬件资源的时间利用率不高的问题。
[0005]相关技术以流水线的形式完成神经网络在忆阻器阵列上的计算，尽管这样做的计算效率相较于传统的无流水处理的计算方式有所提高，但运行过程中各级流水中仍然存在大量的资源闲置，硬件资源的时间利用率还有提升的控制。这样的情况使得神经网络在忆阻器阵列上的计算吞吐率受到限制，造成忆阻器阵列卷积计算性能的低下，严重阻碍了忆阻器阵列计算在各领域的发展和应用。因此，目前神经网络在忆阻器阵列上计算的资源利用...
【技术保护点】
【技术特征摘要】
1.一种流水处理方法，其特征在于，所述方法包括：初始化待运算的神经网络各个网络层对忆阻器阵列的映射并行度，确定所述各个网络层的初始映射并行度；其中，所述初始映射并行度用于表征各个网络层所映射的忆阻器阵列的数量的初始比例；确定在所述初始映射并行度下，所述各个网络层的初始计算周期；根据所述各个网络层的初始计算周期中的最长计算周期，利用当前可用的忆阻器阵列对所述各个网络层的初始映射并行度进行迭代更新，直到可用的忆阻器阵列的数量为零，和/或在迭代更新后的映射并行度下，各个网络层的计算周期中的最长计算周期对应的目标网络层出现置换；根据迭代更新结束时的映射并行度，生成所述神经网络在所述忆阻器阵列上的流水配置，所述流水配置用于指示所述神经网络的各个网络层在所述忆阻器阵列上的运行。2.根据权利要求1所述的方法，其特征在于，确定在所述初始映射并行度下，所述各个网络层的初始计算周期，包括：根据各个网络层的参数、输入到所述神经网络中的输入信息、所述忆阻器阵列的硬件配置参数，确定在所述初始映射并行度下，所述各个网络层的初始计算周期；其中，所述神经网络各个网络层的参数，至少包括以下其中一者：各个网络层的卷积核大小、所述神经网络的配置参数、卷积核的移动步长、padding参数；所述忆阻器阵列的硬件配置参数，至少包括以下其中一者：所述神经网络的权值在所述忆阻器阵列上的量化参数、所述忆阻器阵列的尺寸大小、忆阻器阵列总数量。3.根据权利要求1所述的方法，其特征在于，在利用当前可用的忆阻器阵列对所述各个网络层的初始映射并行度进行迭代更新之前，确定可用的忆阻器阵列数量，包括：确定初始可用的忆阻器阵列数量、以及所述神经网络的权值在所述忆阻器阵列上的量化参数，其中，所述初始可用的忆阻器阵列数量表征神经网络能够调用的忆阻器阵列硬件资源量；获得所述量化参数不大于所述初始可用的忆阻器阵列数量的最大整数倍数；将所述最大整数倍数确定为可用的忆阻器阵列的数量，其中，所述可用的忆阻器阵列数量表征在所述量化参数下，神经网络实际可利用的忆阻器阵列硬件资源量。4.根据权利要求1所述的方法，其特征在于，根据所述各个网络层的初始计算周期中的最长计算周期，利用当前可用的忆阻器阵列对所述各个网络层的初始映射并行度进行迭代更新，包括：在第n次迭代更新时，在计算周期最长的目标网络层的第n
‑
1次所获得的映射并行度上，按照预设步长增加所述目标网络层的映射并行度，以实现对各个网络层的初始映射并行度的迭代更新；确定第n次更新后可用的忆阻器阵列的数量以及所述各个网络层的计算周期；在当前可用的忆阻器阵列不为零或在计算周期最长的网络层仍为所述目标网络层的情况下，重复以上步骤，直到当前可用的忆阻器阵列为零，并且，计算周期最长的网络层出现置换。5.根据权利要求1所述的方法，其特征在于，根据迭代更新结束时的映射并行度，生成所述神经网...
【专利技术属性】
技术研发人员：梁峰，陈燕，于振华，梁辉，卞鼐，张洁，李佩蓉，张国和，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。