物理不可克隆功能器件和方法技术

本公开的实施例涉及物理不可克隆功能器件和方法。一种实施例系统包括物理不可克隆功能器件，其中该器件包括非易失性存储器单元的第一组件，每个非易失性存储器单元都具有被嵌入在半导体衬底中的选择晶体管以及具有电连接的控制栅极和浮置栅极的耗尽型状态晶体管，该状态晶体管具有属于公共随机分布的相应的有效阈值电压；以及处理电路，被配置为基于对第一组件的存储器单元的状态晶体管的有效阈值电压的读取，来向器件的输出接口传送输出数据组。据组。据组。

【技术实现步骤摘要】
物理不可克隆功能器件和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年3月25日提交的法国申请No.2002929的权益，其申请内容通过引用整体并入本文。


[0003]实施例器件和方法涉及物理不可克隆功能(PUF)，并且特别涉及在集成电路内执行的物理不可克隆功能。

技术介绍

[0004]物理不可克隆功能根据物理不可克隆功能的随机或部分随机物理特性自动生成唯一的不可预测码。这些物理特性可以由在物理不可克隆功能的制造期间的变化导致。
[0005]因此，克隆这种功能是非常困难的，甚至是不可能的。
[0006]此外，所生成的代码的内容是唯一的，因为它从一种物理不可克隆功能到另一种物理不可克隆功能不同，无法被预测并且例如可以取决于在功能接通期间的部件的特定配置。因此，例如，物理不可克隆功能可以由非易失性存储器产生，该非易失性存储器在接通期间的内容取决于存储器的部分随机物理特性，这些制造变化引起不同存储器的不同物理特性。

技术实现思路

[0007]一方面，需要物理不可克隆功能具有足够的鲁棒性，以便在重复使用之后以及在温度变化的情况下，特别是随着时间的推移保持不变。
[0008]另一方面，需要物理特性的随机变化易于标识，以便明确地区分不同的数据。
[0009]此外，需要物理不可克隆功能的实施例需要很少或不需要专用的制造步骤。
[0010]唯一的不可预测码通常包括一系列随机数据，并且主要被用作加密密钥。这些数据通常是秘密。
[0011]例如，可以使用随机存取或非易失性存储器、甚至环形振荡器或者甚至特定逻辑电路来产生物理不可克隆功能。
[0012]然而，在某些情况下，这些现有技术器件可以或多或少容易在集成电路内可检测，或者相对于温度变化或老化不是特别鲁棒，或者甚至对通过故障植入进行的攻击敏感，或者甚至具有惩罚性的表面足迹(footprint)。
[0013]因此，需要对外部变化和/或老化具有鲁棒性的物理不可克隆功能结构，其数据在读取时可以被清楚地辨别，同时很难被第三方攻击提取。也将有利的是，结构容易地使用现有技术进行生产、并且具有不是惩罚性的表面足迹。
[0014]根据一个方面，提出了一种系统，包括物理不可克隆功能器件，该器件包括：
[0015]‑
非易失性存储器单元的第一组件，各自具有被嵌入在半导体衬底中的选择晶体管以及具有电连接的控制栅极与浮置栅极的耗尽型状态晶体管，该状态晶体管具有属于公
共随机分布的相应的有效阈值电压；以及
[0016]‑
处理电路，被配置为基于对第一组件的存储器单元的状态晶体管的有效阈值电压的读取，来向器件的输出接口传送输出数据组。
[0017]该组输出数据通常是由一系列随机数据形成的唯一的不可预测码，其可有利地用作加密/解密密钥。
[0018]这种具有嵌入式选择晶体管的非易失性存储器单元的结构特别紧凑。已经在专利申请US 2013/0228846中详细描述。
[0019]然而，在这种情况下，与常规单元相比，第一组件的存储器单元的状态晶体管是耗尽型的，并且具有电连接的控制栅极和浮置栅极。
[0020]这些特征是特别有利的，因为随后可以通过在控制栅极上施加零电压(例如通过将该控制栅极连接到地)来读取第一组件的存储器单元，这是因为状态晶体管通常是接通的。
[0021]此外，由于在读取期间在控制栅极上存在零电压，因此在栅极电介质中的读取期间不会产生应力(“读取应力”)，这使得可以显著地减小甚至消除本领域技术人员已知为“读取干扰”的现象出现的风险，该现象可以通过存储位的逻辑值的改变来表现。
[0022]此外，状态晶体管为耗尽型，例如当存储器单元处于空白状态并且在控制栅极上施加零电压时，状态晶体管的“正常接通”性质与空白状态下的阈值电压的值以及该存储器单元相关联，例如，该值可以被选择为负或基本为零。
[0023]作为指示，该阈值电压可以为
‑
1伏。
[0024]所有存储器单元的状态晶体管具有相同的理论阈值电压。然而，这些是有效阈值电压；换言之，例如由于制造中的随机物理因素，阈值电压的实际值，在随机分散之后稍有变化。
[0025]此外，这些单元提供了非常大的有效阈值电压的分散。
[0026]例如，所获得的有效阈值电压的分散等于
‑
1伏加或减100％。
[0027]此外，公共随机分布有利地是未曾被写入的空白存储器单元的状态晶体管的有效阈值电压的分布，其中浮置栅极和命令栅极连接。
[0028]根据实施例，每个存储器单元包括被布置在状态晶体管的浮置栅极与衬底之间的栅极氧化物，该栅极氧化物的厚度大于8纳米，例如在8纳米至10纳米之间。
[0029]这样的厚栅极氧化物使得能够在老化方面获得物理不可克隆功能器件的良好鲁棒性。
[0030]根据实施例，处理电路包括被配置为执行读取状态晶体管的有效阈值电压的读取电路，并且非易失性存储器单元的第一组件被组织成相对于读取电路对称地布置的两个第一矩阵子组件，两个第一矩阵子组件的所有线或行是平行的。
[0031]此外，读取电路被配置为执行读取，该读取包括对称存储器单元对的状态晶体管的有效阈值电压的差分读取，对称存储器单元对分别位于两个第一矩阵子组件的同源列上的两个第一矩阵子组件中。
[0032]两个第一子组件的两个同源列被理解为具有相同列地址的列。
[0033]将第一组件分配到与在读取水平上的差分方法相关联的两个对称矩阵子组件中，在使分散能够在状态晶体管的有效阈值电压的公共随机分布内增加的意义上特别有利。
[0034]此外，特别优选的是，确保第一组件的存储器单元的可靠性，以便为了输出数据组的传送，仅保留内容可靠的存储器单元对，换言之，该存储器单元对在一次接通到另一次接通之间不容易发生变化。
[0035]此外，根据实施例，处理电路有利地包括存储器单元的第二组件，每个存储器单元都具有被嵌入在半导体衬底中的选择晶体管以及具有控制栅极和浮置栅极的耗尽型状态晶体管，第二组件的存储器单元旨在包含可靠性信息，可靠性信息表示第一组件的对称存储器单元对的内容的可靠性或不可靠性。
[0036]与第一组件的存储器单元不同，第二组件的存储器单元(旨在包含可靠性信息)不包括具有电连接的浮置栅极与控制栅极的状态晶体管。然而，这些状态晶体管也有利地为耗尽型。
[0037]因此，正如可以(如上所述)通过在控制栅极上施加零电压来读取第一组件的存储器单元，例如通过将该控制栅极连接到地，因为状态晶体管通常是接通的，还可以通过在控制栅极上施加零电压来读取第二组件的存储器单元，因为这样的单元的状态晶体管也有利地通常是接通的。
[0038]换言之，第二组件的存储器单元是具有状态晶体管和嵌入式选择晶体管的常规存储器单元，例如上述美国专利申请中描述的单元类型，但是其中例如，在沟道区域中植入砷以便获得耗本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，包括：物理不可克隆功能器件，所述器件包括：非易失性存储器单元的第一组件，每个非易失性存储器单元具有被嵌入在半导体衬底中的选择晶体管、以及具有电连接的控制栅极和浮置栅极的耗尽型状态晶体管，所述状态晶体管具有属于公共随机分布的相应的有效阈值电压；以及处理电路，被配置为基于对所述第一组件的所述存储器单元的所述状态晶体管的所述有效阈值电压的读取，来向所述器件的输出接口传送输出数据组。2.根据权利要求1所述的系统，其中每个存储器单元包括栅极氧化物，所述栅极氧化物被设置在所述状态晶体管的所述浮置栅极与所述衬底之间，所述栅极氧化物的厚度大于8纳米。3.根据权利要求1所述的系统，其中：所述处理电路包括被配置为执行所述读取的读取电路；所述非易失性存储器单元的第一组件被组织为相对于所述读取电路对称地设置的两个第一矩阵子组件，所述两个第一矩阵子组件的所有行是平行的；以及所述读取电路被配置为执行所述读取，所述读取包括对称存储器单元对的所述状态晶体管的所述有效阈值电压的差分读取，所述对称存储器单元对分别位于所述两个第一矩阵子组件的同源列上的所述两个第一矩阵子组件中。4.根据权利要求3所述的系统，其中所述处理电路包括非易失性存储器单元的第二组件，每个非易失性存储器单元具有被嵌入在所述半导体衬底中的选择晶体管、以及具有控制栅极和浮置栅极的耗尽型状态晶体管，所述第二组件的所述存储器单元被配置为包含可靠性信息，所述可靠性信息表示所述第一组件的所述对称存储器单元对的内容的可靠性或不可靠性。5.根据权利要求4所述的系统，其中所述第二组件包括存储器单元的矩阵装置，所述第二组件的存储器单元的矩阵装置与所述第一组件的所述存储器单元的所述矩阵装置共享相同列。6.根据权利要求5所述的系统，其中所述第二组件包括两个第二矩阵子组件，所述两个第二矩阵子组件分别分布在所述两个第一矩阵子组件的任一侧。7.根据权利要求5所述的系统，其中与所述对称存储器单元对相关联的所述可靠性信息被存储在所述第二组件的存储器单元中，所述存储器单元与对应的对称存储器单元对位于其上的存储器单元位于相同列上。8.根据权利要求4所述的系统，其中所述处理电路包括第一生成电路，所述第一生成电路被配置为根据所述对称存储器单元对的所述状态晶体管的所述有效阈值电压的所述差分读取上的裕度值，来生成所述可靠性信息。9.根据权利要求8所述的系统，其中所述第一生成电路包括：所述读取电路，被配置为对所述第一组件的每对存储器单元附加地执行：第一读取，读取在流经所述对中的第一存储器单元的电流与流经所述对中的第二存储器单元的电流之间的差，以便获得第一二进制数据，流经所述对中的第一存储器单元的电流被增加了表示所述裕度值的参考电流；以及第二读取，读取在流经所述第二存储器单元的电流与流经所述第一存储器单元的电流
之间的差，以便获得第二二进制数据，流经所述第二存储器单元的电流被增加了所述参考电流；比较电路，被配置为将第一二进制数据或第二二进制数据中的一个二进制数据与第一二进制数据和第二二进制数据中的另一个二进制数据的逆进行比较，以及传递与所述存储器单元对相关联的所述可靠性信息，所述可靠性信息的逻辑值取决于所述比较的结果；以及写入电路，用于将所述可靠性信息写入所述第二组件的对应存储器单元中。10.根据权利要求8所述的系统，其中所述第一生成电路包括：所述读取电路，被配置为对所述第一组件的每对存储器单元执行：a)第一读取，读取在流经所述对中的第一存储器单元的电流与流经所述对中的第二存储器单元的电流之间的差，以便获得第一二进制数据，流经所述对中的第一存储器单元的电流被增加了表示所述裕度值的参考电流；b)第二读取，读取流经所述第二存储器单元的电流与另一方面流经所述第一存储器单元的电流之间的差，以便获得第二二进制数据，流经所述第二存储器单元的电流被增加了所述参考电流；比较电路，被配置为：c)将第一二进制数据或第二二进制数据中的一个二进制数据与第一二进制数据和第二二进制数据中的另一个二进制数据的逆进行比较；以及d)传递与所述存储器单元对相关联的一段临时可靠性信息，所述临时可靠性信息的逻辑值取决于所述比较的结果；以及写入电路，被配置为：e)将所述一段临时可靠性信息写入所述第二组件的对应的存储器单元中；以及控制电路，被配置为通过读取、比较和写入，执行奇数次步骤a)、b)、c)、d)和e)，以便获得奇数段临时存储的可靠性信息；以及选择电路，被配置为对所述临时可靠性信息的所述逻辑值执行多数表决，以便选择所述可靠性信息。11.根据权利要求4所述的系统，其中所述处理电路包括第二生成电路，所述第二生成电...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：