一种利于高阶显示的像素电路制造技术

本发明专利技术属于像素电路领域，特别涉及到了一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5

【技术实现步骤摘要】
一种利于高阶显示的像素电路


[0001]本专利技术属于像素电路领域，特别涉及到了一种利于高阶显示的像素电路。

技术介绍

[0002]由于OLED面板的自发光特性，未来的OLED面板必定追求低功耗，轻薄和形态多样化。LTPO技术可以做到GOA边框更窄，面板整体功耗降低，促使未来产品更有竞争力。由于TFT在长期受到电学stress后，阈值电压会发生偏移，导致OLED的亮度发生变异，因此OLED必须采用像素补偿电路，补偿驱动TFT阈值电压的变化对OLED亮度的影响。目前，苹果提出一种量产的6T1C LTPO像素电路，电路较为复杂，输入信号数量较多，因此在高阶显示中应用受限。

技术实现思路

[0003]本专利技术的首要目的在于提供一种利于高阶显示的像素电路，该电路减少输入信号源的使用，利于高解析度像素的版图布线设计。
[0004]本专利技术的首要目的在于提供一种利于高阶显示的像素电路，该电路结构简单，便于实现推广。
[0005]为了实现上述目的，本专利技术的技术方案如下。
[0006]一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5
′
，所述TFT T5与TFT T5
′
栅极相连，并且TFT T5与TFT T5
′
相连后的公共端与EM1(n)扫描信号线相连。在本电路中，通过TFT T5与TFT T5
′
相连后的公共端与EM1(n)扫描信号线相连，使得上电路和下电路共用EM1信号，该设计减少输入信号源的使用，利于高解析度像素的版图布线设计。且该电路结构在具体的实现上，其结构比较简单，便于实现推广。
[0007]进一步的，所述TFT T5与TFT T5
′
均为LTPS
‑
TFT。
[0008]进一步的，所述上电路还包括有TFT T1、TFT T2、TFT T3、TFT T4、TFT T6、电容C1、二极管D1；所述TFT T6栅极与TFT T3栅极相连，相连后的公共端与Scan1(n)扫描信号线相连；所述TFT T4栅极与EM2(n)扫描信号线相连；所述TFT T2栅极与Scan2(n)扫描信号线相连；所述TFT T5一端、TFT T6一端、电容C1一端、二极管D1正极相连，且形成有公共端N1；所述电容C1另一端、TFT T1漏极、TFT T3一端相连，且形成有公共端N2；TFT T3另一端、TFT T1一端、TFT T4一端相连，且形成有公共端N3；TFT T1另一端、TFT T2一端、TFT T5另一端相连，且形成有公共端N4；所述TFT T2另一端与下电路连接。
[0009]上电路工作过程主要分为4个阶段。
[0010]1.初始化阶段：Scan1(n)升为高电位，EM1(n)降为低电位，EM2(n)维持高电位，Scan2(n)维持低电位，T5关闭，T3开启，N2及N3为高电位，T1开启，T2关闭，因此，N4为高电位，T6开启，OLED阳极点N1的电位被初始化为低电位VINI，因此OLED不发光；2.Vth提取阶段：Scan2(n)升为高电位，Data写入到N4点，EM2(n)降为低电位，T1形成二极管结构，由于N4
电位较低，因此电流流经T1，由于N4的电位被固定为data，N2及N3的电位被不断拉低，N2与N3的电位相等，理论上，当N2的电位降至T1的Vth+Vdata时，T1的Vgs
‑
Vth＝Vth+Vdata
‑
Vdata
‑
Vth＝0V时，T1截止；3.数据维持：Scan2(n)降为低电位，T2关闭，EM2(n)和EM1(n)升为高电位，T4和T5开启，Scan1(n)降为低电位，T3及T6关闭，因此，N3升为高电位VDD，N2维持Data+Vth电位，N1维持data电位，由于EM1(n)维持低电位，T5关闭，OLED不启亮；4.OLED发光阶段：EM1(n)升至高电位，T5打开，OLED启亮。
[0011]进一步的，所述下电路还包括有TFT T1
′
、TFT T2
′
、TFT T3
′
、TFT T4
′
、TFT T6
′
、电容C2、二极管D2；所述TFT T6
′
栅极与TFT T3
′
栅极相连，相连后的公共端与Scan1(n+1)扫描信号线相连；所述TFT T4
′
栅极与EM2(n+1)扫描信号线相连；所述TFT T2
′
栅极与Scan2(n+1)扫描信号线相连；所述TFT T5
′
一端、TFT T6
′
一端、电容C2一端、二极管D2正极相连，且形成有公共端N1b；所述电容C2另一端、TFT T1
′
漏极、TFT T3
′
一端相连，且形成有公共端N2b；TFT T3
′
另一端、TFT T1
′
一端、TFT T4
′
一端相连，且形成有公共端N3b；TFT T1
′
另一端、TFT T2
′
一端、TFT T5
′
另一端相连，且形成有公共端N4b；所述TFT T2
′
另一端与TFT T2另一端连接。本电路中所说的公共端，是指的是共用、共同接入的端点。
[0012]下电路工作过程主要分为4个阶段。
[0013]1.OLED熄灭：EM1(n)降为低电位，T5
′
关闭，OLED熄灭；2.初始化阶段：Scan1(n+1)升为高电位，EM1(n)为低电位，EM2(n+1)维持高电位，Scan2(n+1)维持低电位，T5
′
关闭，T3
′
开启，N2b及N3b为高电位，T1
′
开启，T2
′
关闭，因此，N4b为高电位，T6
′
开启，OLED阳极点N1b的电位被初始化为低电位VINI，因此OLED不发光；3.Vth提取阶段：Scan2(n+1)升为高电位，Data写入到N4b点，EM2(n+1)降为低电位，T1
′
形成二极管结构，由于N4b电位较低，因此电流流经T1
′
，由于N4b的电位被固定为data，N2b及N3b的电位被不断拉低，N2b与N3b的电位相等，理论上，当N2b的电位降至T1
′
的Vth+Vdata时，T1
′
的Vgs
‑
Vth＝Vth+Vdata
‑
Vdata
‑
Vth＝0V时，T1
′
截止；OLED发光阶段：Scan2(n+1)降为低电位，T2
′
关闭，EM2(n+1)和EM1(n)升为高电位，T4...

【技术保护点】

【技术特征摘要】
1.一种利于高阶显示的像素电路，该像素电路包括有上电路和下电路，所述上电路包括有开关TFT T5，所述下电路包括有开关TFT T5
′
，所述TFT T5与TFT T5
′
栅极相连，并且TFT T5与TFT T5
′
相连后的公共端与EM1(n)扫描信号线相连。2.根据权利要求1所述的一种利于高阶显示的像素电路，其特征在于，所述TFT T5与TFT T5
′
均为LTPS
‑
TFT。3.根据权利要求1所述的一种利于高阶显示的像素电路，其特征在于，所述上电路还包括有TFT T1、TFT T2、TFT T3、TFT T4、TFT T6、电容C1、二极管D1；所述TFT T6栅极与TFT T3栅极相连，相连后的公共端与Scan1(n)扫描信号线相连；所述TFT T4栅极与EM2(n)扫描信号线相连；所述TFT T2栅极与Scan2(n)扫描信号线相连；所述TFT T5一端、TFT T6一端、电容C1一端、二极管D1正极相连，且形成有公共端N1；所述电容C1另一端、TFT T1漏极、TFT T3一端相连，且形成有公共端N2；TFT T3另一端、TFT T1一端、TFT T4一端相连，且形成有公共端N3；TFT T1另一端、TFT T2一端、TFT T5另一端相连，且形成有公共端N4；所述TFT T2另一端与下电路连接。4.根据权利要求3所述的一种利于高阶显示的像素电路，其特征在于，所述下电路还包括有TFT T1
′
、TFT T2
′
、TFT T3
′
、TFT T4
′
、TFT T6
′

【专利技术属性】
技术研发人员：薛炎，郑钰芝，刘凯，梁照辉，孙佳琦，
申请(专利权)人：深圳职业技术学院，
类型：发明
国别省市：