通用型平板显示控制器制造技术

本实用新型专利技术涉及一种平板显示器的结构和控制，特别是具有ＰＷＭ波形发生器和可配置寄存器，可用于ＬＣＤ、ＦＥＤ、ＰＤＰ等各种显示器的控制，属于平板显示技术领域。目前平板显示器的外围控制电路都是采用可编程逻辑器件或专用电路ＡＳＩＣ来设计，虽然显示器的扫描控制原理相同，但不能通用，不能标准化。本实用新型专利技术的控制器包括数字变频器、Ｉ↑［２］Ｃ接口控制器、ＰＷＭ波形发生器等７大部分，将它们集成在一起，采用可配置寄存器输出不同显示分辨率、不同场频率和不同数据写入方式的各种显示控制信号和时钟信号；采用ＰＷＭ波形发生器产生脉宽调制驱动信号来满足ＦＥＤ、ＰＤＰ等需要的高电压激励信号；通过列扫描控制器产生满足液晶显示的反转控制信号。可优化显示系统电路，降低成本，实现标准化。（*该技术在2014年保护过期，可自由使用*）

Universal flat panel display controller

The structure and control of the utility model relates to a flat panel display, especially with PWM waveform generator and configurable registers, can be used to control the LCD, FED, PDP and other display, which belongs to the technical field of flat panel display. At present, the peripheral control circuit of flat panel display is designed with programmable logic device or special circuit ASIC, although the scan control principle of the display is the same, but it can not be universal and can not be standardized. The controller of the utility model comprises digital converter, I = 2 C interface controller, PWM waveform generator of 7 parts, they are integrated together, using the configuration register to output different display resolution, different frequencies and different data into various kinds of display control signal and a clock signal using PWM waveform generator; pulse width modulation the drive signal to meet the high voltage excitation signal FED and PDP to produce liquid crystal display; inversion of control signal by column scanning controller. The system can be optimized to reduce costs and achieve standardization.

【技术实现步骤摘要】

本技术涉及平板显示器的驱动和控制技术，特别是具有PWM波形发生器和可配置寄存器，可以用于LCD、FED、PDP等各种平板显示器的显示控制器，属于平板显示

技术介绍
现在平板显示器已经成为信息显示技术发展的主流，各种不同类型的平板显示器件如LCD、PDP、FED、OLED等竞相发展，图像显示质量越来越好，应用领域越来越广。从系统方面讲任何平板显示系统都有三部分组成视频信号处理电路、显示模块和接口控制电路。其中视频信号处理电路对任何平板显示器都是相同的，已有许多通用电路可供设计者选择；而显示模块由显示矩阵和驱动电路组成，不同类型的显示器件，其显示机理、显示屏结构和驱动电路有很大的区别，但都通过各自的驱动电路来实现；对于接口控制电路，目前各研发单位和生产厂家都是根据各自的情况，采用FPGA等可编程器件或开发专用电路ASIC。不同厂家的产品或同一厂家不同类型的产品其接口控制电路都不一样。不仅使得显示系统的成本居高不下，而且难于实现规范化产品的形成。经过分析，各种类型的平板显示器有一个共同的特点，即都是采用矩阵结构，其驱动原理是一致的，对像素扫描寻址的方法和过程都是按行、按列逐点扫描进行显示。因此专利技术一种通用型平板显示控制器，能够实现对不同平板显示器件的控制，不但具有很大的设计灵活性，而且容易实现平板显示技术的标准化，便于规模化生产，提高互换性、可维护性、降低系统成本。但是目前国内外尚没有这种通用的平板显示器控制方法。
技术实现思路
本技术的目的是开发一种对于各种有源寻址的平板显示器通用的显示控制器，内置扫描控制器和脉宽调制控制器(PWM)，能够为平板显示器提供所需要的像素时钟信号和行、场扫描控制时序信号。本技术的技术方案采用全集成设计方法，把数字变频器、列扫描控制器、行扫描控制器、PWM波形发生器、存储器控制器等单元电路集成在一起，设计成IP核。1、采用三组可配置数据寄存器，表征平板显示器的类型、分辨率和扫描方式。2、数字变频器用来根据所设定的显示分辨率和扫描方式产生指定的时钟频率信号。3、列扫描控制器和行扫描控制器用来产生从存储器读出数据的控制信号4、PWM波形发生器用来产生和输出脉宽调制信号。可用来激励平板显示器系统中的高电压发生器。本技术具体的技术方案如下这种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特点是将它们集成在一起；数字变频器1由数据锁存器12、延时电路11和逻辑运算电路10三部分组成；数据锁存器12的数据输入端与配置寄存器13相连，接收并锁存配置寄存器13的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码D0-D7，把经过延时的频率信号f1-f8送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号DCLK；I2C接口控制器2I2C接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；I2C接口控制器通过串行总线与外部CPU接口相连，通过3位地址线和8位数据线分别与配置寄存器13、配置寄存器14、配置寄存器15、PWM波形发生器4、状态寄存器3相连；I2C接口控制器接收外部CPU的I2C协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是000为配置寄存器13；001和010为PWM寄存器；011和100为配置寄存器14；101和110为配置寄存器15；111为状态寄存器；状态寄存器3由一个8位数据寄存器组成；8位数据输入线与I2C接口控制器数据总线相连，8位数据输出线连到I2C接口控制器的数据输出缓冲器；由I2C接口控制器装入8位数据；PWM波形发生器4由一个分频器8和一个可预置初值的可预置串入/并入串出移位寄存器9组成；分频器的时钟输入端连到外部时钟CLK，内部移位寄存器的并行数据输入端连到I2C接口控制器的数据总线，PWM输出端直接输出PWM信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器5由可预置循环计数器16、多路选择器17、分频器18组成；循环计数器的数据预置端与配置寄存器14相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Hs、场同步Vs、像素时钟DCLK相连；循环计数器通过配置寄存器14置初值，然后对时钟DCLK减计数，计数器全零时输出VCK和OE信号。多路选择器选择Hs、Vs和DCLK之一进行二分频后输出POL信号；行扫描控制器6由可预置循环计数器19、延时计数器20、延时计数器21、延时计数器22和或门23组成；循环计数器的数据预置端与配置寄存器15相连，计数时钟与列扫描控制器相连，延时计数器分别与列扫描控制器、输入信号Vsy、输入信号Hsy相连；循环计数器通过配置寄存器15置初值，然后对列扫描控制器的输出信号VCK进行减计数，计数器全零时经或门输出Vs信号，或门的另一个输入来自Vsy的延时计数器；列扫描控制器输出的VCK信号经延时后输出Hs信号，Hsy信号经延时后输出到存储器控制器用来产生HF信号；存储器控制器7由脉冲整形电路和单脉冲发生器组成；输入端接到行扫描控制器接收到的Vsy和Hsy信号，CS、VF和HF信号直接对外输出；脉冲整形电路对Vsy信号进行整形后在经过分频输出CS信号。Vsy信号延时后经单脉冲发生器输出VF信号，Hsy信号延时后经单脉冲发生器输出HF信号；本技术的有益效果通用型平板显示控制器可以根据使用者的需要，灵活的配置显示分辨率和扫描方式；具有通用性，可以控制LCD、PDP、FED、OLED等多种点阵寻址的平板显示器。可以实现平板显示系统的标准化设计，降低显示系统成本。附图说明图1平板显示器通用控制器结构框图图2PWM波形发生器结构框图图3数字变频器结构框图图4列扫描控制器结构框图图5行扫描控制器结构框图图中1.数字变频器 2.I2C接口控制器 3.状态寄存器 4.PWM波形发生器 5.列扫描控制器 6.行扫描控制器 7.存储器控制器 8.分频器 9.串入/并入/串出移位寄存器 10.逻辑运算电路 11.延时电路 12.数据锁存器 13.8位配置寄存器 14.16位配置寄存器 15.16位配置寄存器 17.多路器 18.分频器 19.可预置循环计数器20.延时计数器 21.延时计数器 22.延时计数器 23.或门具体实施方式这种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特征在于将它们集成在一起数字变频器1由数据锁存器12、延时电路11和逻辑运算电路10三部分组成；数据锁存器12的数据输入端与配置寄存器13相连，接收并锁存配置寄存器13的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电本文档来自技高网...

【技术保护点】
一种通用型平板显示控制器，它包括数字变频器、Ｉ↑［２］Ｃ接口控制器、状态寄存器、ＰＷＭ波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特征在于：将它们集成在一起：数字变频器（１）：由数据锁存器（１２）、延时电路（１１）和逻辑 运算电路（１０）三部分组成；数据锁存器（１２）的数据输入端与配置寄存器（１３）相连，接收并锁存配置寄存器（１３）的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出ＤＣＬＫ信号；外部时钟信号ＣＬＫ输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码Ｄ０－Ｄ７，把经过延时的频率信号ｆ１－ｆ８送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号ＤＣＬＫ；Ｉ↑［２］Ｃ接口控制 器（２）：Ｉ↑［２］Ｃ接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；Ｉ↑［２］Ｃ接口控制器通过串行总线与外部ＣＰＵ接口相连，通过３位地址线和８位数据线分别与配置寄存器（１３）、配置寄存器（１４）、配置寄存器（１５）、ＰＷＭ波形发生器（４）、状态寄存器（３）相连；Ｉ↑［２］Ｃ接口控制器接收外部ＣＰＵ的Ｉ↑［２］Ｃ协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是：０００为配置寄存器１３；００１和０１０为ＰＷＭ寄存器；０１１和１００为配置寄存器１４；１０１和１１０为配置寄存器１５；１１１为状态寄存器；状态寄存器（３）：由一个８位数据寄存器组成；８位数据输入线与Ｉ↑［２］Ｃ接口控制器数据总线相连，８位数据输出线连到Ｉ↑［２］Ｃ接口控制器的数据输出缓冲器；由Ｉ↑［ ２］Ｃ接口控制器装入８位数据；ＰＷＭ波形发生器（４）：由一个分频器（８）和一个可预置初值的可预置串入／并入串出移位寄存器（９）组成；分频器的时钟输入端连到外部时钟ＣＬＫ，内部移位寄存器的并行数据输入端连到Ｉ↑［２］Ｃ接口控制器的数据 总线，ＰＷＭ输出端直接输出ＰＷＭ信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器（５）：由可预置循环计数器（１６）、多路选择器（１７）、分频器（１８）组成；循环计数器的数据预置端与配置寄存器（１４） 相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Ｈｓ、场同步Ｖｓ、像素时钟ＤＣＬＫ相连；循环计数器通过配...

【技术特征摘要】
1.一种通用型平板显示控制器，它包括数字变频器、I2C接口控制器、状态寄存器、PWM波形发生器、列扫描控制器、行扫描控制器、存储器控制器，其特征在于将它们集成在一起数字变频器(1)由数据锁存器(12)、延时电路(11)和逻辑运算电路(10)三部分组成；数据锁存器(12)的数据输入端与配置寄存器(13)相连，接收并锁存配置寄存器(13)的数据，延时电路和逻辑运算电路的时钟输入端直接连到外部时钟输入，逻辑运算电路把外部输入的时钟信号和延时后的信号经过异或运算后在输出端输出DCLK信号；外部时钟信号CLK输入给逻辑运算电路和延时电路，延时电路根据数据锁存器的控制码D0-D7，把经过延时的频率信号f1-f8送到逻辑运算电路，再由逻辑运算电路输出经过变频处理的时钟信号DCLK；I2C接口控制器(2)I2C接口控制器内部由串并转换器、时序控制器、地址发生器电路组成；I2C接口控制器通过串行总线与外部CPU接口相连，通过3位地址线和8位数据线分别与配置寄存器(13)、配置寄存器(14)、配置寄存器(15)、PWM波形发生器(4)、状态寄存器(3)相连；I2C接口控制器接收外部CPU的I2C协议信号，在内部地址发生器的控制下，顺序的写入各配置寄存器，地址与内部寄存器的关系是000为配置寄存器13；001和010为PWM寄存器；011和100为配置寄存器14；101和110为配置寄存器15；111为状态寄存器；状态寄存器(3)由一个8位数据寄存器组成；8位数据输入线与I2C接口控制器数据总线相连，8位数据输出线连到I2C接口控制器的数据输出缓冲器；由I2C接口控制器装入8位数据；PWM波形发生器(4)由一个分频器(8)和一个可预置初值的可预置串入/并入串出移位寄存器(9)组成；分频器的时钟输入端连到外部时钟CLK，内部移位寄存器的并行数据输入端连到I2C接口控制器的数据总线，PWM输出端直接输出PWM信号；接收外部的时钟信号，根据内部寄存器的预置初值，输出可调脉宽信号；列扫描控制器(5)由可预置循环计数器(16)、多路选择器(17)、分频器(18)组成；循环计数器的数据预置端与配置寄存器(14)相连，计数器的时钟输入与数字变频器的输出相连，多路选择器的输入与行同步Hs、场同步Vs、像素时钟DCLK相连；循环计数器通过配置寄存器(14)置初值，然后对时钟DCLK减计数，计数器全零时输出VCK和OE信号。多路选择器选择Hs、Vs和DCLK之一进行二分频后输出POL信号；行扫描控制器(6)由可预置循环计数器(19)、延时计数器(20)、延时计数器(21)、延时计数器(22)和或门(23)组成；循环计数器的数据预置端与配置寄存器(15)相连，计数时钟与列扫描控制器相连，延时计数器分别与列扫描控制器、输入信号Vsy、输入信号Hsy相连；循环计数器通过配置寄存器(15)置初值，然后对列扫描控制器的输出信号VCK进行减计数，计数器...

【专利技术属性】
技术研发人员：耿卫东，代永平，孙钟林，刘艳艳，
申请(专利权)人：南开大学，
类型：实用新型
国别省市：12[中国|天津]