半导体元件及其制备方法技术

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件包括一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；以及一磁性存储结构，位在该漏极区上并邻近该栅极结构；其中，该存储结构包含一下铁磁层、一通道阻障层以及一下铁磁层，该下铁磁层位在该漏极区上且具有可变磁极、该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上且具有固定磁极。定磁极。定磁极。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张2020年4月3日申请的美国正式申请案第16/839,838号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有嵌入式磁性存储结构的半导体元件，以及具有该嵌入式磁性存储结构的该半导体元件的制备方法。

技术介绍

[0003]半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
[0004]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一实施例提供一种半导体元件，包括：一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；以及一磁性存储结构，位在该漏极区上并邻近该栅极结构；其中，该存储结构包含一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上且具有可变磁极、该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上且具有固定磁极。
[0006]在本公开的一些实施例中，该半导体元件还包括一下电极，位在该下铁磁层下方并邻近该栅极结构，其中该下电极的一宽度大于该下铁磁层的一宽度。
[0007]在本公开的一些实施例中，该半导体元件还包括一上电极，位在该上铁磁层上方并邻近该栅极结构，其中该上电极包含氮化钛、氮化钽、钛、钽或其组合。
[0008]在本公开的一些实施例中，该半导体元件还包括一存储节点接触点，电性耦接该下电极及该漏极区；二存储间隙子，位在该栅极结构的两侧。
[0009]在本公开的一些实施例中，该栅极结构包括一栅极隔离层、一栅极导电层以及一栅极填充层，该栅极隔离层位在该鳍件上，该栅极导电层位在该栅极隔离层上，该栅极填充层位在该栅极导电层上。
[0010]在本公开的一些实施例中，该半导体元件还包括一位元线接触点，位在该对源极/漏极的一源极区上；一抗铁磁层，设置在该上铁磁层与该通道阻障层之间。
[0011]在本公开的一些实施例中，该半导体元件还包括多个鳍件，沿着一第一方向延伸；多个栅极结构，位在该多个鳍件上，并沿着一第二方向延伸，该第二方向不同于该第一方向；以及多个存储结构，沿着该第二方向而被一隔离材料所分开，并位在二相邻栅极结构之
间。
[0012]在本公开的一些实施例中，该多个栅极结构具有多个平坦上表面以及多个突部，所述突部朝向位在二相邻鳍件之间的该基底。
[0013]本公开的一实施例提供一种半导体元件，包括：一基底；多个纳米线，位在该基底的一表面上，并平行于该基底的该表面，其中该多个纳米线包括多个通道区以及多个源极/漏极区，而所述源极/漏极区位在每一通道区的两侧上；一栅极堆叠，围绕所述通道区设置；以及一磁性存储结构，位在该多个纳米线的其中一漏极区上，并位在邻近该栅极堆叠处；其中，该存储结构包括一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上，该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上。
[0014]在本公开的一些实施例中，该多个纳米线垂直设置。
[0015]在本公开的一些实施例中，该半导体元件还包括一下电极，位在该下铁磁层下方并位在邻近该栅极堆叠处，该下电极的一宽度大于该下导电层的一宽度，该下铁磁层的一厚度介于大约到大约之间。
[0016]在本公开的一些实施例中，该半导体元件还包括二存储间隙子，位在该上铁磁层的两侧、该通道阻障层的两侧以及该下铁磁层的两侧上。
[0017]在本公开的一些实施例中，该半导体元件还包括二接触点，位在该栅极堆叠的两侧上，并围绕该多个纳米线的所述源极/漏极区。
[0018]在本公开的一些实施例中，该半导体元件还包括二栅极间隙子，位在该二接触点与该栅极堆叠之间，该通道阻障层的一厚度介于大约0.5纳米到大约2.0纳米之间。
[0019]在本公开的一些实施例中，该半导体元件还包括多个覆盖层，位在该多个纳米线的所述通道区与该栅极堆叠之间，其中该多个覆盖层的一能隙小于该多个纳米线的一能隙。
[0020]在本公开的一些实施例中，该半导体元件还包括多个栅极堆叠，位在该多个纳米线上，其中该多个纳米线沿着一第一方向延伸，且该多个栅极堆叠沿着一第二方向延伸，该第二方向不同于该第一方向；以及多个存储结构，沿着该第二方向被一隔离材料所分开，并位在二相邻栅极堆叠之间。
[0021]在本公开的一些实施例中，该多个栅极堆叠具有多个平坦上表面以及多个突部，所述突部朝向位在二相邻鳍件之间的该基底。
[0022]本公开的一实施例提供一种半导体元件的制备方法，包括：提供一基底；形成一鳍件在该基底上；形成一对源极区/漏极区在该鳍件的侧边上；形成一栅极结构在该鳍件上；以及形成一磁性存储结构在该对源极区/漏极区的一漏极区，并位在邻近该栅极堆叠处。
[0023]在本公开的一些实施例中，形成一磁性存储结构包括：形成一下铁磁层在该漏极区上且具有可变磁极；形成一通道阻障层在该下铁磁层上；以及形成一上铁磁层在该通道阻障层上且具有固定磁极。
[0024]在本公开的一些实施例中，形成一栅极结构在该鳍件上包括：形成一虚拟栅极结构在该鳍件上；形成一栅极间隙子在该虚拟栅极结构的侧边上；移除该虚拟栅极结构以在原位形成一沟槽；形成一绝缘层在该构槽中；以及形成一导电层在该沟槽中。
[0025]由于本公开该半导体元件的设计，该栅极结构与该存储结构的紧密设计，使得该半导体元件能够与一处理器的多个晶体管整合在一单一芯片中。结果，该复杂的封装制程
可简单化。因此，可降低具有本公开的该半导体元件的电子设备的制造成本。
[0026]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0027]参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
[0028]图1为依据本公开一实施例中一种半导体元件的顶视示意图。
[0029]图2为沿图1的线段A
‑
A
’
的剖视示意图。
[0030]图3为依据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；以及一磁性存储结构，位在该漏极区上并邻近该栅极结构；其中，该存储结构包含一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上且具有可变磁极、该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上且具有固定磁极。2.如权利要求1所述的半导体元件，还包括一下电极，位在该下铁磁层下方并邻近该栅极结构，其中该下电极的一宽度大于该下铁磁层的一宽度。3.如权利要求2所述的半导体元件，还包括一上电极，位在该上铁磁层上方并邻近该栅极结构，其中该上电极包含氮化钛、氮化钽、钛、钽或其组合。4.如权利要求3所述的半导体元件，还包括一存储节点接触点，电性耦接该下电极及该漏极区；二存储间隙子，位在该栅极结构的两侧。5.如权利要求4所述的半导体元件，其中该栅极结构包括一栅极隔离层、一栅极导电层以及一栅极填充层，该栅极隔离层位在该鳍件上，该栅极导电层位在该栅极隔离层上，该栅极填充层位在该栅极导电层上。6.如权利要求5所述的半导体元件，还包括一位元线接触点，位在该对源极/漏极的一源极区上；一抗铁磁层，设置在该上铁磁层与该通道阻障层之间。7.如权利要求1所述的半导体元件，还包括：多个鳍件，沿着一第一方向延伸；多个栅极结构，位在该多个鳍件上，并沿着一第二方向延伸，该第二方向不同于该第一方向；以及多个存储结构，沿着该第二方向而被一隔离材料所分开，并位在二相邻栅极结构之间。8.如权利要求7所述的半导体元件，其中该多个栅极结构具有多个平坦上表面以及多个突部，所述突部朝向位在二相邻鳍件之间的该基底。9.一种半导体元件，包括：一基底；多个纳米线，位在该基底的一表面上，并平行于该基底的该表面，其中该多个纳米线包括多个通道区以及多个源极/漏极区，而所述源极/漏极区位在每一通道区的两侧上；一栅极堆叠，围绕所述通道区设置；以及一磁性存储结构，位在该多个纳米线的其中一漏极区上，并位在邻近该栅极堆叠处；其中，该存储结构包括一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上，该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层...

【专利技术属性】
技术研发人员：林昌杰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：