视频显示控制电路装置制造方法及图纸

本电路布线涉及显示屏一个或数个区域的卷动操作，它包括：位映象存储器，至少一个地址发生和控制信号的电路芯片，一个或多个数据信号通道电路芯片，连接在各部分电路之间的计时电路和逻辑电路。从而可在每一次水平扫描期间，响应多个计时循环，进行刷新、卷动和更新操作。上述电路布线为显示装置的一次垂直扫描周期内，对整个位映象存储器重写，从而对本系统提供迅速而平滑的卷动操作和对存储器进行连续的寻址操作。（*该技术在2006年保护过期，可自由使用*）

Video display control circuit device

The display circuit wiring relates to one or several regions of the scroll operation, it includes: bit mapped memory, at least one address and control signal of the circuit chip, one or more data channel circuit chip, a timing circuit and a logic circuit is connected between each part of the circuit. Thus, the refresh, scroll, and update operations can be performed in response to multiple timing loops during each horizontal scan. The wiring for a vertical scanning cycle display device, the bit map memory rewriting, so as to provide quick and smooth scrolling operation and the memory addressing continuous operation of the system.

【技术实现步骤摘要】
本专利技术的电路布线主要是涉及电视显示屏幕上一个或数个区域的卷动操作。在先有技术中，卷动(Scrolling)是通过随机存取过程对卷动区域和存储器的其它区域进行刷新和把从存储器读取的信息送向屏幕来加以实现的。在这种先有技术的布线中，对存储器的顺序寻址被中断了，并且由于这种中断，就使得这种系统在确定卷动的边界方面缺乏灵活性。在其他一些布线中，数据是通过直接存储器存取(DMA)等一类装置从存储器复制然后再返回到存储器中的。此类系统所具有的问题是重写要消耗相当大量的时间(即超过一次垂直扫描的时间)，所产生的卷动过程通常也被认为是不平滑的。本专利技术的电路布线的目的在于使电视信息一个区域一个区域地向上卷动或向下卷动，而不是整块屏幕整块屏幕地移动。本专利技术的上述目的是按下列方式实现的本专利技术的电路布线是一种用于响应中央处理单元(CPU)的控制和地址信号，显示电视显示装置的卷动区域中的第一组象素信息和用于显示在电视显示装置中的卷动区域之外和与其相邻的第二组象素信息的电路布线，所述的电路布线含有一个具有多个排列成至少N行和M列的阵列的信息贮存单元的位映象存储器，这种存储器包括第一组用于贮存第一组象素信息的贮存单元，该贮存单元是以n行和m列的阵列形式排列的;第二组用于贮存第二组象素信息的贮存单元，该贮存单元是多个不包括在第一组中的贮存单元以行和列的形式进行排列的;本专利技术所述的电路布线还包含一个连接在中央处理单元上和位映象存储器上的控制电路;一个连接在控制电路上和位映象存储器上的数据通道电路;一个连接在数据通道电路上和电视显示装置上的移位寄存器;控制电路能够根据位映象存储器的行地址把第一和第二控制信号输出到数据通道电路上，象素信息正从位映象存储器输出到电视显示装置上，同时控制电路能够从中央处理单元接到的第一和第二控制信号输出第一和第二控制信号对卷动方式和卷动方向分别加以指示，从控制电路输出的第一控制信号控制数据通道电路是从位映象存储器复制象素信息还是填充信息，从控制电路输出的第二控制信号控制数据通道电路是否把复制的信息写入到位映象存储器中去。本专利技术的系统是以高速运行的并采用了一种能使位映象存储器在一次垂直扫描的时间内全部重写的技术。在垂直扫描期间，这种系统通过运行显示出一个图象，而与此同时存储器实际上在被重新安排着另一个图象。这种存储器已准备好在垂直扫描结束时被再次顺序扫描以便显示出不同的图象，而且显示这种不同的图象所需要的全部变化都是在这种存储器本身中完成而不是在临时存储装置中完成的。本专利技术系统所具有的这种在一次垂直扫描时间内能对存储器进行重新安排的能力与对存储器进行刷新比较起来是具有较大的优越性的。刷新位映象存储器的技术和硬件是人们所熟知的技术。在一种为了屏幕刷新而对位映象存储器顺序寻址的系统中，位映象存储器通过寄存器被一行一行地自动刷新。然后，在对位映象存储器采用随机存取的系统中，要采用特殊的硬件来对存储器进行刷新。本专利技术中的系统能够对存储器进行连续不断的顺序寻址，因此不需要专门的硬件进行刷新。本专利技术中的电路设计得能使一个控制电路芯片按规定路线发送来自位映象存储器的信息信号以便刷新电视屏幕。与此同时，这种控制芯片能够把该信息信号或该信息信号的一部分发送到临时存储装置中，通过临时存储装置，信号按选择的或者说新的地址重写。此外，这种控制芯片能够在不需要从临时存储器重写时将新的信息信号进行定向传送从而将其写入到存储器中。在一次垂直扫描结束之后，这种存储器处于重写的状态并可能带有一些新的信息。因为这种存储器已准备好用其被重写过的和/或新的信息加以显示，因此这种系统在后续的垂直扫描期间以通常的方式对位映象存储器寻址，即按顺序的方式进行寻址。如果信息信号被写到选择好的新的地址中去，这种系统能够在电视屏幕上提供一种信息显示，在这种电视屏幕上能使观看者看到一种平滑地“上移”或“下移”的卷动区域。此外，这种卷动区域也能够左移或右移。为了完成前述事项，本专利技术的系统采用了多个与一个控制芯片电路一起工作的数据通道芯片。应当理解的是这种系统对于每一个平面采用一个数据通道芯片，从而如果存在多个平面的话(就象是在彩色系统中那样)，对于一个控制芯片就分配有多个数据通道芯片。每一个数据通道芯片都包括两个输出寄存储器及一个输入FIFO寄存器和一桶形移位器。在一个最佳实施例中，每个输出寄存器接收和临时贮存来自位映象存储器的、经过FIFO和经过桶形移位器的128位字符组。在一次水平扫描期间出现的多个扫描循环中，字符组每隔一个循环发送一次。在水平卷动时，采用桶形移位器使得信息被装入到输出寄存器之前实现对该信息的移位，从而能够完成水平卷动。首先进入数据通道芯片的信息由输入FIFO寄存器接收，然后经过桶形移位器传送到输出寄存器装置中。本专利技术的系统中所采用的计时电路，在每一次水平扫描期间提供多个循环，将这些循环安排成每隔一个循环有一个刷新循环，在刷新循环的时间内，屏幕和存储器都被刷新。中间的循环可以是卷动循环或更新循环。术语“卷动循环”(scrollcycle)指的是这样一种时间周期，在该时间周期内，信息信号(即在刷新循环中被读取的信息)按新的地址被重新写回到存储器中去。术语“更新循环”(update cycle)指的是这样一段时间周期，在该时间周期内，对信息进行读和/或写以便把新的数据加到存储器中去，在最佳实施例中能采用的、一种850k个象素的位映象存储器能够每隔16.6毫秒对屏幕刷新一次。在本专利技术的系统中，由于在对屏幕进行刷新的同时也对位映象存储器进行刷新，这种位映象存储器能每隔0.5毫秒刷新一次。从而在一次垂直扫描期间，40%的时间被用来刷新屏幕，40%的时间用来作卷动或更新，其余20%的时间总是留着更新用。按照这种布线，这种可见的位映象存储器的任何部分都能在一次垂直扫描期间被完整地加以复制，这就使得这种系统与先有技术的系统相比具有明显的优点。如前所述，因为整个可见的位映象存储器能在一次垂直扫描的周期内被重写，它能使这种系统以高速度平滑地卷动。此外，由于在一次垂直扫描期间能够在存储器本身中完成全部必要的变化，这种系统就能够保持一种具有优越性的顺序寻址的工作方式。下面连同附图所作的描述，将使本专利技术的目的和特征得到更好的理解，其中图1包括垂直向上卷动期间电视屏幕上的三种局部安排及与其对应的位映象存储器中的相应部分。图2包括垂直向下卷动期间电视屏幕上的三种局部安排及其位映象存储器的相应部分;图3是本专利技术系统的方框图;图4是在一次水平扫描期间的时序图;图5是控制芯片的详细的方框图;图6是数据通道芯片的详细的方框图。在图1和图2的安排中的每一个信息单元表示被显示的图象中的一个象素。一行象素，例如一行“W”在一次水平扫描期间被扫描。图1A至1F示出在向上卷动时位映象存储器和电视屏幕的状态。图1B是位映象存储器某一时刻时象素的排列。在位映象存储器中，有一个由线[11]和线[13]所限定的卷动区域。字母W，X，Y，Z，A，B，C，D，E，G，H，J，K及L表示位于卷动区域之外的、在从位映象存储器读取后将出现在电视屏幕上的信息。在卷动区域中，可以看到有多个实心点和多个空心圆圈。空心圆圈形成了一个字母E，而实心点表示背景，例如兰色或黄色，从而可以为该字母E提供一个本文档来自技高网...

【技术保护点】
一种用于响应中央处理单元（ＣＰＵ）的控制和地址信号，显示电视显示装置的卷动区域中的第一组象素信息和显示在电视显示装置中的卷动区域之外和与其相邻的第二组象素信息的电路布线，所述的线路布线含有一个具有多个排列成至少Ｎ行和Ｍ列的阵列的信息贮存单元的位映象存储器，这种存储器包括：第一组用于贮存第一组象素信息的贮存单元，该贮存单元是以ｎ行和ｍ列的阵列形式排列的；第二组用于贮存第二组象素信息的贮存单元，该贮存单元是多个不包括在第一组中的贮存单元，该贮存单元是多个不包括在第一组中的贮存单元以行和列的形式进行排列的；本专利技术的特征在于，所述的电路布线还包含：一个连接在中央处理单元和位映象存储器上的控制电路，一个连接在控制电路上和位映象存储器上的数据通道电路；一个连接在数据通道电路上和电视显示装置上的移位寄存器；　 　控制电路能够根据位映象存储器的行地址把第一和第二控制信号输出到数据通道电路上，象素信息正从位映象存储器输出到电视显示装置上，同时，控制电路能够根据从中央处理单元接收到的第一和第二控制信号输出第一和第二控制信号对卷动方式和卷动方向分别加以指示，从控制电路输出的第一控制信号控制数据通道电路是从位映象存储器复制象素信息还是填充信息，从控制电路输出的第二控制信号控制数据通道电路是否把复制的信息写入到位映象存储器中去。...

【技术特征摘要】
US 1985-11-26 802.2261.一种用于响应中央处理单元(CPU)的控制和地址信号，显示电视显示装置的卷动区域中的第一组象素信息和显示在电视显示装置中的卷动区域之外和与其相邻的第二组象素信息的电路布线，所述的线路布线含有一个具有多个排列成至少N行和M列的阵列的信息贮存单元的位映象存储器，这种存储器包括第一组用于贮存第一组象素信息的贮存单元，该贮存单元是以n行和m列的阵列形式排列的；第二组用于贮存第二组象素信息的贮存单元，该贮存单元是多个不包括在第一组中的贮存单元，该贮存单元是多个不包括在第一组中的贮存单元以行和列的形式进行排列的；本发明的特征在于，所述的电路布线还包含一个连接在中央处理单元和位映象存储器上的控制电路，一个连接在控制电路上和位映象存储器上的数据通道电路；一个连接在数据通道电路上和电视显示装置上的移位寄存器；控制电路能够根据位映象存储器的行地址把第一和第二控制信号输出到数据通道电路上，象素信息正从位映象存储器输出到电视显示装置上，同时，控制电路能够根据从中央处理单元接收到的第一和第二控制信号输出第一和第二控制信号对卷动方式和卷动方向分别加以指示，从控制电路输出的第一控制信号控制数据通道电路是从位映象存储器复制象素信息还是填充信息，从控制电路输出的第二控制信号控制数据通道电路是否把复制的信息写入到位映象存储器中去。2.据权利要求1所述的电路布线，其特征在于在响应来自中央处理单元的指示向上卷动的第一控制信号时，该控制电路能够把地址信号输出到位映象存储器上，从而使输出到电视显示装置上的和由数据通道电路从第一组贮存单元的预定行复制来的象素信息重新写入到第一组贮存单元的下一个较高的行中去。3.据权利要求1所述的电路布线，其特征在于在响应来自中央处理单元的指示向下卷动的第一控制信号中，该控制电路能够把地址信号输出到位映象存储器上，从而使输出到电视显示装置上、的和由数据通道电路从第二组贮存单元的预定行复制来的象素信息重新写入到第二组贮存单元的下一个较高的行中去。4.据权利要求1所述的电路布线，其特征在于在响应来自中央处理单元的指示向上卷动的第一控制信号时，控制电路能够把地址信号输出到位映象存储器上，从而使由数据通道电路产生的并被写入到位映象存储器的填充信息写入到第一组贮存单元的底部行中去。5.据权利要求1所述的电路布线，其特征在于在响应来自中央处理器单元的指示向下卷动的第一控制信号时，控制电路能够把地址信号输出到位映象存储器上，从而使由数据通道电路产生的、并被写入到位映象存储器的填充信息，写入到直接位于第一组贮存单元的顶部行之上的那些第二组贮存单元中去。6.据权利要求1所述的电路布线，其特征在于位映象存储器具有一与其相关的接口且在数据通道电路中包含一个连接在电路上的、用来接收来自位映象存储器接口的象素信息和把象素信息信号输出到移位寄存器上的输入寄存器，一个连接的电路上的、用来接收来自输入寄存器的象素信息信号的桶形移位器，一个连接在电路上的、用来交替式地接收来自桶形移位器的移位了的象素信息的第一和第二输出寄存器，一个能够根据控制电路输出的第一控制信号来对填充信息进行输出的随机存取存储器，一个连接在电路上的、用来接收来自第一和第二输出寄存器的象素信息信号和来自随机存取存储器的填充信息和把信号输出到位映象存储器接口上的多路传输器，该多路传输器能够根据由控制电路输出的第二控制信号把象素信息信号或填充信息信号输出到位映象存储器接口上。7.据权利要求1所述的电路布线，其特...

【专利技术属性】
技术研发人员：内德C福雷斯特，罗伯特C罗斯，汤姆斯C弗朗，
申请(专利权)人：数字设备公司，
类型：发明
国别省市：US[美国]