封装衬底和其制造方法技术

提供一种封装衬底和制造封装衬底和半导体装置封装的方法。所述封装衬底包含电路层、光学固化介电层、多个阻挡层和牺牲层。所述电路层包含多个导电衬垫。所述光学固化介电层具有上表面和与所述上表面相对的下表面。所述光学固化介电层覆盖所述电路层，且所述导电衬垫的第一表面至少部分地从所述光学固化介电层的所述上表面暴露。所述阻挡层分别安置在通过所述光学固化介电层暴露的所述导电衬垫的所述第一表面上。所述牺牲层安置在所述光学固化介电层上且覆盖所述阻挡层。介电层上且覆盖所述阻挡层。介电层上且覆盖所述阻挡层。

【技术实现步骤摘要】
封装衬底和其制造方法


[0001]本公开涉及一种封装衬底和其制造方法，且更特定来说，涉及一种具有较薄厚度和足够的结构强度的封装衬底和其制造方法。

技术介绍

[0002]由于紧凑的大小和高性能已成为对消费型电子和通信产品的典型要求，因此半导体装置封装预期拥有优良的电性质、较薄总厚度和大量的I/O端口。为了提供足够的结构强度以用于支撑半导体管芯和形成于其上的电子组件，封装衬底需要足够厚。通常，封装衬底的厚度需要超过100微米以提供足够的结构强度。然而，封装衬底的较厚厚度增加了半导体装置封装的总厚度。
[0003]因此，需要研发一种具有较薄厚度但具有足够的结构强度的封装衬底，以满足对消费型电子和通信产品的紧凑性要求。

技术实现思路

[0004]本公开的一个方面涉及一种封装衬底。在一些实施例中，所述封装衬底包含电路层、光学固化介电层、多个阻挡层和牺牲层。所述电路层包含多个导电衬垫。所述光学固化介电层具有上表面和与所述上表面相对的下表面。所述光学固化介电层覆盖所述电路层，且所述导电衬垫的第一表面至少部分地从所述光学固化介电层的所述上表面暴露。所述阻挡层分别安置在通过所述光学固化介电层暴露的所述导电衬垫的所述第一表面上。所述牺牲层安置在所述光学固化介电层上且覆盖所述阻挡层。
[0005]本公开的另一方面涉及一种制造封装衬底的方法。在一些实施例中，所述方法包含以下操作。形成包含多个导电衬垫的电路层。形成光敏材料以覆盖所述导电衬垫。光学地固化所述光敏材料以形成具有多个开口的光学固化介电层，所述多个开口部分地暴露所述导电衬垫的第一表面。在所述开口中所述导电衬垫的所述第一表面上形成多个阻挡层。在所述光学固化介电层上和所述阻挡层上形成牺牲层。
[0006]本公开的另一方面涉及一种制造半导体装置封装的方法。在一些实施例中，所述方法包含以下操作。设置上文所提及的封装衬底。将管芯安置在所述光学固化介电层上且使所述管芯电连接到所述导电衬垫。在所述光学固化介电层上形成模制层以包封所述管芯。从所述光学固化介电层和所述阻挡层去除所述牺牲层。在所述阻挡层上形成多个电导体。
附图说明
[0007]当结合附图阅读时，从以下详细描述容易地理解本公开的一些实施例的方面。各种结构可能未按比例绘制，且各种结构的尺寸可出于论述清晰起见任意增大或减小。
[0008]图1是根据本公开的一些实施例的封装衬底的示意性横截面图。
[0009]图1A、图1B和图1C是根据本公开的一些实施例的图1中的封装衬底1的区A的示意
性横截面图。
[0010]图2A、图2B、图2C、图2D、图2E、图2F和图2G说明根据本公开的一些实施例的制造封装衬底和半导体装置封装的操作。
[0011]图3是根据本公开的一些实施例的封装衬底2的示意性横截面图。
[0012]图4A、图4B、图4C和图4D说明根据本公开的一些实施例的制造封装衬底和半导体装置封装的操作。
[0013]图5A和图5B说明根据本公开的一些实施例的制造封装衬底和半导体装置封装的操作。
[0014]图6是根据本公开的一些实施例的封装衬底3的示意性横截面图。
[0015]图7A、图7B、图7C、图7D、图7E和图7F说明根据本公开的一些实施例的制造封装衬底和半导体装置封装的操作。
[0016]图8是根据本公开的一些实施例的封装衬底4的示意性横截面图。
[0017]图9A、图9B、图9C、图9D和图9E说明根据本公开的一些实施例的制造封装衬底和半导体装置封装的操作。
具体实施方式
[0018]以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述组件和布置的具体实例以阐明本公开的某些方面。当然，这些具体实例只是实例且并不意图为限制性的。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包含第一特征与第二特征直接接触地形成或安置的实施例，且也可包含在第一特征与第二特征之间形成或安置额外特征，使得第一特征与第二特征不直接接触的实施例。另外，本公开可在各种实例中重复参考数字和/或字母。这一重复是出于简单和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
[0019]如本文中所使用，为易于描述，本文中可使用例如“在
……
之下”、“在
……
下方”、“在
……
之上”、“在
……
上方”、“在
……
上”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“侧”和其类似物的空间相对术语来描述如图中所说明的一个组件或特征与另一组件或特征的关系。除了图中所描绘的定向以外，空间相对术语也意图涵盖装置在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)且本文中所使用的空间相对描述词同样可相应地进行解释。应理解，当将组件称为“连接到”或“耦合到”另一组件时，其可直接连接到或耦合到另一组件，或可存在介入组件。
[0020]本公开提供具有较薄厚度和较强鲁棒性的封装衬底。封装衬底可配置成支撑半导体管芯和/或电子组件，且可配置成使半导体管芯和电子组件电连接到外部电子装置，例如印刷电路板。封装衬底可以是包含暂时支撑电路层的牺牲层的中间产品。牺牲层可增强封装衬底的结构强度，且可在半导体管芯和/或电子组件形成且通过包封体进行包封之后容易地去除。因此，可减小最终产品(例如半导体装置封装)的总厚度。光学固化介电层可通过光学固化(例如UV固化)而非研磨来图案化，且因此对研磨工艺的厚度公差不需要额外厚度。因此，可进一步薄化封装衬底的厚度。
[0021]如本文中所使用，术语“光学固化介电层”可指能够通过光学固化来图案化的介电层。在一些实施例中，光学固化介电层可通过以下操作来形成：使用例如UV光的照射通过光
掩模光学地固化光敏介电材料，并使固化的光敏介电材料显影。
[0022]图1是根据本公开的一些实施例的封装衬底1的示意性横截面图。如图1中所展示，封装衬底1包含电路层30、光学固化介电层40、多个阻挡层42和牺牲层50。电路层30可包含多个导电衬垫32。导电衬垫32可各自包含第一表面32S1、与第一表面32S1相对的第二表面32S2，和使第一表面32S1连接到第二表面32S2的边缘32E。电路层30可进一步包含导电迹线34。导电迹线34可各自包含第一表面34S1、与第一表面34S1相对的第二表面34S2，和使第一表面34S1连接到第二表面34S2的边缘34E。在一些实施例中，导电衬垫32的宽度可比导电迹线34的宽度更宽，但不限于此。在一些实施例中，导电迹线34和导电衬垫32可包含导电材料，例如金属，包含铜或其类似物。在一些实施例中，导电迹线34和导电衬垫32的厚度可实质上相等且安置在实质上相同的水平水平面处。
[0023]光学固化介电层40包含上表面40U和与上表面40U相对的下表面40L。在一些实施例中，光学固化介电层40的上表面40U可以是用于安置电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装衬底，其包括：电路层，其包括多个导电衬垫；光学固化介电层，其具有上表面和与所述上表面相对的下表面，其中所述光学固化介电层覆盖所述电路层，且所述导电衬垫的第一表面至少部分地从所述光学固化介电层的所述上表面暴露；多个阻挡层，其分别安置在通过所述光学固化介电层暴露的所述导电衬垫的所述第一表面上；和牺牲层，其安置在所述光学固化介电层上且覆盖所述阻挡层。2.根据权利要求1所述的封装衬底，其中所述导电衬垫的边缘由所述光学固化介电层覆盖。3.根据权利要求1所述的封装衬底，其中所述电路层包括单层电路层，且所述导电衬垫的第二表面从光学固化介电层的所述下表面暴露，且所述导电衬垫的所述第二表面与所述光学固化介电层的所述下表面实质上共面。4.根据权利要求1所述的封装衬底，其中所述电路层包括多层电路层，所述多层电路层包括：第一子电路层，其包括所述导电衬垫的第一部分，其中所述导电衬垫的所述第一部分具有所述导电衬垫的第二表面；介电层，其安置在所述光学固化介电层的所述下表面上且部分地覆盖所述导电衬垫的所述第一部分；和第二子电路层，其包括所述导电衬垫的第二部分，其中所述导电衬垫的所述第二部分部分地由所述光学固化介电层覆盖且具有所述导电衬垫的所述第一表面。5.根据权利要求1所述的封装衬底，其中所述电路层进一步包括部分地由所述光学固化介电层覆盖的多个导电迹线，且所述导电迹线和所述导电衬垫的厚度实质上相等且安置在实质上相同水平面处。6.根据权利要求1所述的封装衬底，其中所述阻挡层与所述牺牲层之间不存在气隙。7.根据权利要求1所述的封装衬底，其中所述阻挡层的表面低于所述光学固化介电层的所述上表面。8.根据权利要求1所述的封装衬底，其中所述阻挡层的表面与所述光学固化介电层的所述上表面实质上共面。9.根据权利要求1所述的封装衬底，其中所述阻挡层的表面高于所述光学固化介电层的所述上表面，且所述阻挡层部分地覆盖所述光学固化介...

【专利技术属性】
技术研发人员：颜尤龙，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：