解码器系统技术方案

一种用于电控元件阵列的电极装置，包括：一系列大致平行的电极（１６），每个电极沿电控元件的相应的线延伸；和一系列驱动器线（２０（１－６）），用于接收驱动信号。每个电极都经相应的阻抗（２６）连接到多个驱动器线上。每个电极连接到至少三个驱动器线。附加地或者按另一种方式，连接驱动器线至电极，使这些驱动器线不可能分成两个任意的驱动器线组，对于这两个组：（ａ）每个组有大致相同的驱动器线数，和（ｂ）每个电极都连接到一个组中的至少一个驱动器线，并且连接到另一个组中的至少一个驱动器线。这使电极数与驱动器线数之比增加。阻抗与解码器（２４）组合可提供一个解码系统，对解码系统进行安排以完成一个多级过程，以确定哪些驱动器线要响应于提供给解码器的每一个电极地址值而激励。这使阻抗的网络配置能由机器产生，并且还允许解码器及时计算哪一些驱动器线要响应于每个地址值而激励。此外，还可提供不同的分辨率，以同时寻址电极组，本发明专利技术例如可应用到液晶显示器、存储元件阵列、和传感器阵列，如光传感器。（*该技术在2018年保护过期，可自由使用*）

Decoder system

An electrode arrangement for an electric control element array comprises a series of generally parallel electrodes, each electrode (16) along the electronic components corresponding to the line extension; and a series of drive line (20 (1-6)), for receiving a drive signal. Each electrode is connected to a plurality of drive lines by a corresponding impedance (26). Each electrode is connected to at least three drive lines. Additionally or alternatively, connect the drive line to the electrode, the drive line can not be divided into two arbitrary driver lines for the two groups (a): each group has approximately the same number of driver lines (b), and each electrode is connected to at least one of the driver lines a in the group, and connected to at least one of the driver lines in another group. This increases the number of electrodes and the number of drive lines. The impedance of the decoder (24) combination can provide a decoding system, the decoding system arrangement to complete a multistage process, to determine which driver lines to response to provide each electrode address decoder and incentive value. This allows the network configuration of the impedance to be generated by the machine, and also allows the decoder to calculate in time which drive lines are responsive to each address value. In addition, different resolutions can be provided to simultaneously address the electrode group, such as a liquid crystal display, a memory element array, and a sensor array, such as an optical sensor.

【技术实现步骤摘要】

本专利技术涉及解码器系统以及这种系统的制造方法。该解码器系统可用于一种电极装置，该电极装置用于一个电控元件阵列，它包括多个大致平行的电极，每个电极沿电控元件的一个对应的线扩展；和多个驱动器线，用于接收驱动信号并且将驱动信号提供给电极。再有，可提供一个电控阵列器件，包括它们的电极相互交叉的第一和第二这样的电极装置，和一个电控元件阵列，每个元件都设在第一电极装置的一个相应电极和第二电极装置的一个相应电极的一个交叉点上。例如，可通过夹在第一和第二电极装置的电极之间的一层材料的相应部分来提供电控元件。电控元件可以有多个稳态，并且例如可通过一个双稳的铁电液晶材料来形成该电控元件，该器件形成一个液晶显示板。这样一种电极装置是众所周知的，附图说明图1表示出具有一对这样的电极装置的常规铁电液晶显示板。显示板10包括玻璃的下片12和上片14，一层铁电液晶材料就夹在它们之间。片12、14中至少一个起平面偏振滤波器的作用，或者加上一个偏振层。下片12的上表面形成多个沿左右方向的细长的行电极16，上片14的下表面形成多个沿上下方向的细长列电极18。电极都是透明的，并且例如由铟锡氧化物(ITO)形成。对与液晶材料接触的表面进行处理，以取向液晶材料的分子。液晶材料的位于行电极16和列电极18的每个交叉点的部分提供相应的显示象素。铁电液晶材料是这样的在每个交叉点，如果在交叉点处的电极16、18之间加上数值大于阈值VT+的电位差一个足够的时间，则液晶材料将变为第一状态(如果它还不在这个状态的话)；如果在电极16、18之间加上数值超过相反极性的阈值VT-的电场足够长的时间，则液晶材料将变为第二状态(如果它还没处在这个状态的话)。晶体对光的偏振效果在第一和第二状态是不同的，并且若和片12、14的偏振效果组合起来，则可使象素在一种状态出现黑色，而在另一状态是透明的(以下称之为“白色“)。每个行电极16都连接到一个行驱动器20的相应输出上，每个列电极18都连接到一个列驱动器22的相应输出上。通过一个控制器24，例如微处理器，控制行和列驱动器20、22。行和列驱动器20、22中的每一个都可向对应的电极16、18施加电压使象素转换到需要的状态，从而在显示板10上形成图象并根据需要改变图象。各种驱动方案在本领域中都是公知的。例如，在一个方案中，通过列驱动器22向所有的列电极18施加一个电压VC1，并且通过行驱动器20向每个行电极16依次施加一个电压VR1，其中VC1-VR1＜VT-，因此将显示器10逐行清除成白色。然后，通过行驱动器20向行电极16依次施加电压VR2，并且在向一个特定的行电极施加电压的同时通过列驱动器20向一个或多个选择的列电极18加一电压VC2，其中VC2-VR2＞VT+，从而把黑色写到在该行电极16和每个选择的列电极18的交叉点处的象素。在另一方案中，不是先把整个显示器清为白色而后再把选择的象素写成黑色，而是依次寻址各行，并把选择的行中的所有象素清成白色，并且在此之后立即把该行中选择的象素写成黑色。在对此方案的一个修正方案中，不是依次对行寻址，而是在需要时对行进行寻址。在另一种修正方案中，不是先把一整行象素清成白色而后把选择的象素写成黑色，而是把要从黑变白的象素写成白色，并且把要从白变黑的象素写成黑色。期望制造的液晶显示板有一个空前加大的尺寸和一个空前加大的分辨率(减小行和列电极的间距)。在图1所示的装置中，行和列驱动器20，22是在硅片中制造的，存在着在玻璃片12、14上的驱动器20、22和电极16、18之间提供准确的交叉连接的问题。显然，随着尺寸和分辨率的提高，交叉连接问题就越严重，因为交叉连接的数目更大、空间更挤。为了解决这个问题，每个电极都经一个对应的阻抗(如电阻)连接到多个驱动器线中的每一个上。这样一种装置公开在专利文献US-A-5034736上，它描述了如图2所示的驱动方案，现在进行简要的说明。在图2中，有两个行驱动器20L、20R，它们各有三个输出1、2、3和4、5、6。左行驱动器20L的输出1通过相应的电阻器26连接到行电极16的左端1、4、7。左行驱动器20L的输出2通过相应的电阻器26连接到行电极的左端2、5、8。左行驱动器20L的输出3通过相应的电阻器26连接到行电极的左端3、6、9。右行驱动器20R的输出4通过相应的电阻器26连接到行电极的右端1、5、9。右行驱动器20R的输出5通过相应的电阻器26连接到行电极的右端2、6、7。右行驱动器20R的输出6通过相应的电阻器26连接到行电极的右端3、4、8。此外，还有两个列驱动器22T、22B，它们各有三个输出1、2、3和4、5、6。上列驱动器22T通过对应的电阻器26连接到列电极18的上端，其方式和连接左行驱动器20L到行电极16的左端的方式类似。还有，下列驱动器22B通过对应的电阻器26连接到列电极18的下端，其方式和连接右行驱动器20R到行电极16的右端的方式类似。在US-A-5034736给出的实例中，所有的电阻器26的数值相等，把驱动器20L、20R、22T、22B的输出电压调在特定的值上，并且液晶材料具有特定的正、负阈值电压VT+、VT-。因此很显然，如果在一个特定的电极16、18的相对的两端加到电阻器26的两端的电压相等，那么，这个电极的电压将和所加电压相同。然而，如果加到一个特定的电极16、18的电阻器26上的电压不等，那么，电极电压将等于所加电压的平均值。因此有可能驱动电极，以便可在行和列电极的任何选定的交叉点上施加超过阈电压VT-、VT+的电压以改变在该交叉点上液晶材料的状态，而不用在任何其它的交叉点上施加超过阈电压VT-、VT+的电压。所得到的优点是，所需的驱动器22L、20R、22T、22B的输出总数，并因而是驱动器22L、20R、22T、22B和显示板10之间的交叉连接的总数，可从18(图1的情况)减小到12(图2的情况)。US-A-5034736给出的教导是，图2所示的装置代表了驱动器(具有指定数目的输出)能够激励的列电极的最大数目和行电极的最大数目。该现有技术的说明书还给出如下教导这种连接允许驱动器处理的电极数等于一个驱动器的输出数的平方(即，九个电极用于三个输出)，这比图1的现有技术的电路中驱动器能处理的电极数大得多，图1中一个驱动器端口只指定给一个电极。当然应当说明，如果考虑驱动器在电极的另一端的输出，则由US-A-5034736给出的电极的最大数目N和驱动器输出的数目n之间的关系为N＝n2/4，而不是N＝n2。虽然现有技术的教导初看起来似乎是正确的，但事实上它是不正确的，并且对相互连接的减小增加了不必要的限制。本专利技术的解码器系统例如可用于改进的电极装置，其中把驱动器线连接到电极，以使驱动器线不可能被分开成一对任意的驱动器线组，为此(a)每一组有大致相同数目的驱动器线，并且(b)每个电极都连接到在一个组中的至少一个驱动器线和另一组中的至少一个驱动器线。换句话说，在这种电极装置中，把驱动器线连接到电极上，以便存在至少一个闭合电路，该闭合电路从驱动器线之一经至少某些阻抗和至少某些其它驱动器线返回到所说驱动器线，该闭合电路包括用于奇数电极的阻抗。例如，在一个简单的实例中，它提供和现有技术US-A-5034736相本文档来自技高网...

【技术保护点】
一种解码器系统，包括： 一个地址输入端（４２），其用于接收表示多个地址值（Ｄ）中的任意一个的一个地址信号； 多个中间节点（４４）； 一个解码器（４０），其响应该地址信号并且被安排对每个地址值以激励该中间节点的一个相应的组合；以及 多个输出端（１６，１８），每个输出端响应一组相应的该中间节点，使得施加到输出的激励取决于由该解码器施加到该对应组中的中间节点的每一个上的激励； 其特征在于： 安排该解码器以执行一个多级过程，确定响应每个地址值所激励的中间节点，所述多级过程包括至少一个确定结果的第一级和将该第一级的结果作为输入提供的一个第二级。

【技术特征摘要】
GB 1997-3-27 9706457.0;GB 1997-6-30 9713690.71.一种解码器系统，包括一个地址输入端(42)，其用于接收表示多个地址值(D)中的任意一个的一个地址信号；多个中间节点(44)；一个解码器(40)，其响应该地址信号并且被安排对每个地址值以激励该中间节点的一个相应的组合；以及多个输出端(16，18)，每个输出端响应一组相应的该中间节点，使得施加到输出的激励取决于由该解码器施加到该对应组中的中间节点的每一个上的激励；其特征在于安排该解码器以执行一个多级过程，确定响应每个地址值所激励的中间节点，所述多级过程包括至少一个确定结果的第一级和将该第一级的结果作为输入提供的一个第二级。2.根据权利要求1的系统，其特征在于该解码器包括一个被编程以执行该多级过程的一个微处理器(46)。3.根据权利要求1的系统，其特征在于该解码器包括一个被设计执行该多级过程的硬连线逻辑电路和/或运算电路和/或查找表(54，56)。4.根据上述任一权利要求的系统，其特征在于该多级过程包括确定一个预定义的定权码的字。5.根据权利要求4的系统，其特征在于该多级过程包括根据一个数学结构映射或表示该地址值；执行该数学结构的一个或多个操作以提供等价于生成一个定权码的字的结果；以及映射或表示来自数学结构的结果作为对中间节点的选择。6.根据权利要求5的系统，其特征在于该数学结构是有限仿射几何。7.根据权利要求5的系统，其特征在于该数学结构是有限投影几何。8.根据权利要求5的系统，其特征在于该数学结构是一个差分族，并且该一个或多个操作包括利用来自一个组的元素集进行算术运算。9.根据权利要求5的系统，其特征在于对该数学结构进行选择，使得该一个或多个操作符合阶连方案。10.如上述任一权利要求的系统，其特征在于响应于每个地址值，激励单个对应的输出，或者激励一个对应的输出超过一个预定阈值。11.如权利要求1-9中任何一个的系统，其特征在于包括一个分辨率输入端，用于接收代表多个分辨率值中的任何一个的分辨率信号，并且其中的解码器响应于该分辨率信号，从而当该分辨率信号有第一值时，响应每个地址值激励的中间节点组合使第一数量的输出被激励，或者被激励超过一个预定阈值；和当该分辨率信号有第二值时，响应每个地址值激励的中间节点组合使一组大于第一数量的第二数量的输出被激励，或者被激励超过该阈值。12.如权利要求11的系统，其特征在于解码器响应于分辨率信号，从而当分辨率信号有至少一个另一个值时，响应于每个地址值激励的中间节点组合使大于第一数量或第二数量的...

【专利技术属性】
技术研发人员：KG帕特森，
申请(专利权)人：惠普公司，
类型：发明
国别省市：US[美国]