用复合数据字减少相邻像素电极间数据相差的系统和方法技术方案

用于降低相邻灰度值之间相位差的系统（９００）和方法（１５００）采用复合数据字（５０４）。复合数据字（５０４）包括第一组数据位（ＥＢ３－ＥＢ１）和第二组数据位（Ｂ５－Ｂ０）。显示驱动电路（９００）构成提供引起第一组数据位（ＥＢ３－ＥＢ１）的每一位，在显示像素上输出相等时间周期，而第二组数据位（Ｂ５－Ｂ０）的每一位在显示像素上输出与每一位相关的有效值有关的时间周期。可替代地，该显示驱动电路（９００）还包括复合数据字发生器（９０２），它被构成提供复合数据字（５０４）。在显示像素上输出复合数据字的方法包括：将第一组位的每一位在显示像素上输出相等时间周期，和将第二组位的每一位在显示像素上输出与每一位相关的有效值有关的时间周期的步骤。（*该技术在2019年保护过期，可自由使用*）

System and method for reducing data difference between adjacent pixel electrodes using composite data word

A system (900) and a method (1500) for reducing the phase difference between adjacent gray values (). Composite data word (504) includes a first set of data bits (EB3EB1) and second group of data bits (B5B0). The display drive circuit (900) a first group of data bits (EB3EB1) each bit of the pixels in the display output is equal to the time period, while the second group of data bits (B5B0) each of the pixels in the display output associated with each related to the effective value of period of time. Alternatively, the display drive circuit (900) also includes a composite data word generator (902) which is configured to provide a composite data word (a). The display method includes output composite data word pixel: the first group of bits of every pixel in the display output is equal to the time period, and second groups of bits each on the display pixel output associated with each related to the effective value of cycle time steps.

【技术实现步骤摘要】

技术介绍
液晶层102旋转穿过它的光的偏振，旋转的角度与液晶层102两端的均方根(RMS)电压有关。如下所述，旋转偏振的能力用于调制反射的光的强度。入射光束122通过偏光器124进行偏振。然后偏振光束(polarized beam)穿过液晶层102，从像素电极106反射出去，并再次穿过液晶层102。在这两次穿过液晶层102期间，光束的偏振旋转这样一个量，该量依赖于输出在像素存储电极106上的数据信号。然后该光束通过只让具有特定偏振的光束部分穿过偏光器126。因此，穿过偏光器126的反射光束的强度，依赖于由液晶层102引起的偏振旋转量，反过来，该量又依赖于输出在像素存储电极106上输出的数据信号。存储器单元108可以是模拟存储单元(例如电容)或数字存储单元(例如SRAM锁存器)。在数字存储单元情况下，驱动像素存储电极106的通用方式是借助于脉宽调制(PWM)。在PWM中，不同的灰度级通过多个多位字(即二进制数)表示。这些多位字转换成一个脉冲序列，其平均时间均方根(RMS)电压对应于需要达到所期望的灰度值的模拟电压。例如，在4位PWM方案中，帧时间(灰度值被写入每一个像素中的时间)分为15个时间区间。在每一个区间期间，在像素存储电极106上输出着一个信号(高例如为5V或者低例如为0V)。因此，根据在该帧时间期间输出的“高”脉冲的数目，可能存在16种(0-15)不同的灰度值。0高冲的输出对应于0(RMS 0V)的灰度值，相反15高脉冲的输出对应于15(RMS 5V)的灰度值。高脉冲的各中间数值对应于各个中间灰度级。图2表示对应于4位灰度值(1010)的脉冲序列，其中最有效(significant)位是最左边的位。在二进制权(binary-weighted)脉宽调制的这个例子中，脉冲相应于二进制灰度值的被分成组。具体地说，第一组B3包括8个区间(23)，并对应于值(1010)的最有效位。类似地，组B2包括对应于次最有效位的4个区间(22)，组B1包括对应于再次最有效位的2个区间(21)，组B0包括对应于最低有效位的1个区间(20)。这种分组将需要的脉冲数量从15降低到4，该二进制灰度值的每一位，利用每个脉冲宽度与其相关联的位的有效值相对应。因此，对于值(1010)，第一个脉冲B3(8个区间宽度)为高，第二个脉冲B2(4个区间宽度)为低，第三个脉冲B1(2个区间宽度)为高，和最后一个脉冲B0(1个区间宽度)为低。这个脉冲序列导致RMS电压约为整个值(5V)的 (15个区间中的10个)，或者约等于4.1V。图3表示象在普通的平板显示器中那样，相互邻接地排列的像素单元100(a-c)。由于相邻像素单元上的不同信号引起显示图像中出现人为因素，在这样的显示器中发生问题。例如，电场线302指示逻辑高信号输出在象素电极106(a和c)的每一个中。在像素单元100(b)的两端没有电场指示逻辑低信号输出在象素电极106B上。注意除了电场线302穿过液晶层102(a和c)两端外，横向场304存在于象素电极106(a和c)之间，并带有高信号，而象素电极106(b)带低信号。横向场304作用于穿过液晶层102(a-c)的光线的偏振旋转，因此潜在地引入可见的人为因素。是否在相邻的像素单元之间产生可见的人为因素，在什么样的范围内产生，取决于逻辑上相反的信号(例如，高和低)被输出在相邻像素电极上的时间周期。带相反信号的相邻像素单元被说成异相的。相邻像素异相的总帧时间在这里被称为相邻单元之间的相位差。当相邻像素单元以强度相近但相位差大的灰度值写入时，可见的人为因素最显著。图4表示在8位二进制权脉宽调制方案中选择的灰度值之间的位值和相位差的表格。注意灰度值127和128具有100％的相位差，而仅有一级强度差，因此当被写入相邻像素单元时，导致可见的人为因素。类似地，灰度值63和64(以及灰度值191和192)具有相位差127/255，它也引起不可接受图像人为因素。所需要的是用于降低输出在相邻像素电极上的灰度值之间的最大可能的相位差的系统和方法。专利技术概要描述用于降低输出在相邻像素电极上的灰度值之间的最大可能的相位差的新系统和方法。该系统和方法采用复合数据字，它包括每一个都以相等时间周期输出在显示像素上的第一组位，以及在显示像素上输出与有效性有关的时间周期的第二组位。因而，在相邻像素电极上的灰度值(例如灰度值79和灰度值80)之间的最大相位差被限制在第一组的一位，以及第二组的所有有相位差的位。在本专利技术的一个实施例中，显示驱动电路包括输出控制器，它构成提供产生在显示像素上输出相等时间周期的第一组数据位的显示控制信号。该控制信号还产生在显示像素上输出与每一位的有效性相关的时间周期的第二组数据位的每一位。因此，第一组的每一位被输出等于第一组其它位输出的时间周期，而第二组的每一位的输出周期不同于第二组其它位的时间周期。在一个具体的实施例中，每个相等时间周期长度是与第二组数据位的最高有效位相关的时间周期的两倍。可替代地，该显示驱动电路包括复合数据字发生器，构成在输出端提供复合数据字。在一个具体的实施例中，复合数据字发生器包括用于接收第一类型(例如二进制权)的数据字的输入端，而根据接收的第一类型的数据字产生该复合数据字。该复合数据字发生器可以包括，例如查找表、运行在第一类型的数据字上以产生复合数据字的算术逻辑单元、或者从由第一类型数据字指示的存储位置检索复合数据字的存储装置。在一个具体的实施例中，复合数据发生器构成能将二进制权的数据字的最有效位(X)的第一集合转换成复合数据字的(2x-1)等权位，因此，保持了二进制权数据的灰度分辨率。在一个可替代的实施例中，二进制权数据字能够定义可能的灰度值的第一数目，该复合数据字能够将可能值的第二数目定义成少于可能值的第一数目，并且二进制权数据字被映射到复合数据字，牺牲一些灰度分别率。公开了一种用于在显示像素上输出复合数据字的方法包括如下步骤在显示像素上将复合数据字的位中的第一组的每一位输出一段相等的时间周期；以及在显示像素上将复合数据字的位中的第二组的每一位输出一段相关于每一位的有效值的时间周期。在一个具体的实施例中，第一组的每一位在显示像素上输出这样一段时间，该时间周期是第二组数据位的最高有效位的时间周期长度的两倍。可替代地，该方法还包括产生复合数据字的步骤。在具体的实施例中，产生复合数据字的步骤包括如下步骤接收第一类型的数据字；以及从第一类型的数据字中产生复合数据字。在更具体的方法中，从第一类型的数据字中产生复合数据字的步骤包括对第一类型的数据字执行数学运算，或者从查找表或存储装置中检索复合数据字。附图简述参考下列附图描述本专利技术，其中相同的参考号表示同一部件。附图说明图1表示液晶显示器的单个像素单元；图2表示4位脉冲宽度调制数据的一帧；图3表示液晶显示器的三个相邻像素单元；图4表示在8位二进制权数据方案中的灰度值之间的位值和相位差表；图5A表示二进制权数据字的两个最高有效位转换成复合数据字的三个等权位的框图；图5B表示二进制权数据字的三个最有效位转换成复合数据字的七个等权位的框图；图6A表示由图5A的复合数据字定义的选择的各灰度值之间的位值和相位差表；图6B表示由图5B的复合数据字定义的选择的各灰度值之间本文档来自技高网...

【技术保护点】
一种用于写复合数据字到显示像素的显示驱动电路，所述复合数据字包括一组等权的数据位和一组二进制权数据位，所述复合数据字具有由所述等权的数据位组和所述二进制权数据位组至少部分地定义的值，所述显示驱动电路包括： 一个复合数据发生器，它被构成在一个输出端提供所述复合数据字；以及 一个输出控制器，它被构成在一个输出端提供显示控制信号； 从而响应于根据所述显示控制信号，所述显示器在所述像素上将所述等权的数据位组的每一位输出相等时间周期，并在所述像素上将所述二进制权数据位组的每一位输出与所述二进制权数据位的每一位的有效值相关的时间周期；使得所述像素的输出对应于所述复合数据字的所述值。

【技术特征摘要】
US 1998-2-27 09/032,1741．一种用于写复合数据字到显示像素的显示驱动电路，所述复合数据字包括一组等权的数据位和一组二进制权数据位，所述复合数据字具有由所述等权的数据位组和所述二进制权数据位组至少部分地定义的值，所述显示驱动电路包括一个复合数据发生器，它被构成在一个输出端提供所述复合数据字；以及一个输出控制器，它被构成在一个输出端提供显示控制信号；从而响应于根据所述显示控制信号，所述显示器在所述像素上将所述等权的数据位组的每一位输出相等时间周期，并在所述像素上将所述二进制权数据位组的每一位输出与所述二进制权数据位的每一位的有效值相关的时间周期；使得所述像素的输出对应于所述复合数据字的所述值。2．一种用于写复合数据字到显示像素的显示驱动电路，所述复合数据字包括第一组数据位和第二组数据位，所述显示驱动电路包括输出控制器，它被构成提供显示控制信号，所述显示控制信号使得所述第一组数据位的每一位都在所述显示像素上输出相等时间周期，并使得所述第二组数据位的每一位都在所述显示像素上输出与每一个所述位的有效值相关的不同时间周期。3．根据权利要求2的显示驱动电路，其中每一个所述相等时间周期的长度是所述第二组数据位的最高有效位的所述时间周期的倍数。4．根据权利要求3的显示驱动电路，其中每一个所述相等时间周期的长度是所述第二组数据位的最高有效位的所述时间周期长度的两倍。5．根据权利要求2的显示驱动电路，还包括复合数据发生器，它被构成在其一个输出端提供所述复合数据字。6．根据权利要求5的显示驱动电路，其中所述复合数据发生器包括输入端，用于第一类型的数据字；并且其中所述复合数据响应于接收到的所述第一类型的所述数据字产生。7．根据权利要求6的显示驱动电路，其中所述复合数据发生器包括算术逻辑单元，用于操作所述第一类型的所述数据字产生所述复合数据字。8．根据权利要求6的显示驱动电路，其中所述复合数据发生器包括存储装置。9．根据权利要求6的显示驱动电路，其中所述复合数据发生器包括查找表。10．根据权利要求6的显示驱动电路，其中所述第一类型的所述数据字是二进制权数据字。11．根据权利要求10的显示驱动电路，其中所述复合数据发生器被构成能将所述二进制权数据字的至少一位转换成所述复合数据字的所述第一组位。12．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位，和其输出端被连接到所述复合数据发生器的所述输出端。13．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位，和其输出端被连接到所述复合数据发生器的所述输出端。14．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括输出端，其输出端被连接成接收所述二进制权数据字的第一位。15．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个OR门，它有第一输入端、第二输入端、第三输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位，第三输入端被连接成接收所述二进制权数据字的第三位，和其输出端被连接到所述复合数据发生器的所述输出端。16．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位；以及OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第三位，第二输入端被连接到所述AND门的所述输出端，和其输出端被连接到所述复合数据发生器的所述输出端。17．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位；以及一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第三位，第二输入端被连接到所述OR门的所述输出端，和其输出端被连接到所述复合数据发生器的所述输出端。18．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输出端；以及一个AND门，它有第一输入端、第二输入端、第三输入端和输出端，其第一输入端被连接成接收所述二进制权数据字的第一位，第二输入端被连接成接收所述二进制权数据字的第二位，第三输入端被连接成接收所述二进制权数据字的第三位，和其输出端被连接到所述复合数据发生器的所述输出端。19．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输入端，用于接收接收所述二进制权数据字的第一位和第二位；一个输出端；一个缓存器，它有输入端被连接到所述复合数据发生器的所述输入端，用于接收所述二进制权数据字的所述第一位，和输出端，所述缓存器存储所述接收到的所述二进制权数据字的第一位，并将所述接收到的所述二进制权数据字的第一位输出在所述缓存器的所述输出端；以及一个逻辑阵列，它有第一输入端、第二输入端和控制终端，其第一输入端被连接到所述缓存器的所述输出端，其第二输入端被连接到所述复合数据发生器的所述输入端，用于接收所述二进制权数据字的所述第二位，其控制终端用于接收控制信号，所述逻辑阵列被构成响应于所述控制信号，有选择地将所述复合数据字的所述第一组位的已产生的位输出在所述复合数据发生器的所述输出端上。20．根据权利要求19的显示驱动电路，其中所述逻辑阵列包括一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述逻辑阵列的所述第二输入端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述OR门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。21．根据权利要求19的显示驱动电路，其中所述逻辑阵列包括一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述逻辑阵列的所述第二输入端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述AND门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。22．根据权利要求19的显示驱动电路，其中所述逻辑阵列包括一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述逻辑阵列的所述第一输入端，其输出端被连接到所述逻辑阵列的所述输出端，和其控制终端用于接收所述控制信号。23．根据权利要求11的显示驱动电路，其中所述复合数据发生器包括一个输入端，用于接收所述二进制权数据字的第一位、第二位和第三位；一个输出端；第一缓存器，它有输入端和输出端，其输入端被连接到所述复合数据发生器的所述输入端，用于接收所述二进制权数据字的所述第一位，所述缓存器存储所述接收到的所述二进制权数据字的第一位，并将所述接收到的所述二进制权数据字的第一位输出在所述缓存器的所述输出端上；第二缓存器，它有输入端和输出端，其输入端被连接到所述复合数据发生器的所述输入端，用于接收所述二进制权数据字的所述第二位，所述第二缓存器存储所述接收到的所述二进制权数据字的第二位，并将所述接收到的所述二进制权数据字的第二位输出在所述缓存器的所述输出端上；一个逻辑阵列，它有第一输入端、第二输入端、第三输入端和控制终端，其第一输入端被连接到所述第一缓存器的所述输出端，其第二输入端被连接到所述第二缓存器的所述输出端，其第三输入端被连接到所述复合数据发生器的所述输入端，用于接收所述二进制权数据字的所述第三位，控制终端用于接收控制信号，所述逻辑阵列被构成响应于所述控制信号，有选择地将所述复合数据字的所述第一组位的已产生的位输出在所述复合数据发生器的所述输出端上。24．根据权利要求23的显示驱动电路，其中所述逻辑阵列包括一个OR门，它有第一输入端、第二输入端、第三输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述逻辑阵列的所述第二输入端，其第三输入端被连接到所述逻辑阵列的所述第三输入端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述OR门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。25．根据权利要求23的显示驱动电路，其中所述逻辑阵列包括一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述逻辑阵列的所述第二输入端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述OR门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。26．根据权利要求23的显示驱动电路，其中所述逻辑阵列包括一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第二输入端，其第二输入端被连接到所述逻辑阵列的所述第三输入端；一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述AND门的所述输出端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述OR门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。27．根据权利要求23的显示驱动电路，其中所述逻辑阵列包括一个OR门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第二输入端，其第二输入端被连接到所述逻辑阵列的所述第三输入端；一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述OR门的所述输出端；以及一个多路复用器，它有输入端、输出端和控制终端，其输入端被连接到所述AND门的所述输出端，其输出端被连接到所述逻辑阵列的所述输出端，其控制终端用于接收所述控制信号。28．根据权利要求23的显示驱动电路，其中所述逻辑阵列包括一个AND门，它有第一输入端、第二输入端和输出端，其第一输入端被连接到所述逻辑阵列的所述第一输入端，其第二输入端被连接到所述逻辑阵列的所述第二输入端；以及一个多路复用器，...

【专利技术属性】
技术研发人员：W斯潘塞沃利第三，埃德温L赫德森，威廉T韦瑟福德，周永康，
申请(专利权)人：奥罗拉系统公司，
类型：发明
国别省市：US[美国]