基于同步时分复用体制的多路业务共享信道传输系统技术方案

本发明专利技术公开了一种基于同步时分复用体制的多路业务共享信道传输系统，各业务端通过相配合的FPGA和CPU与传输信道连通；所述FPGA通过其上的串口端RTP实现业务数据的监测，并通过FPGA对其各串口端进行编码实现对业务编码，进而通过对编码的识别将其收发数据与串口端RTP相对应；所述CPU通过AD总线与FPGA通信，进而根据FPGA发送的动态控制信号实现多路业务的动态时分复用以及传输信道时隙带宽动态调整，进而实现传输信道的同步时分多路复用。本发明专利技术提供一种基于同步时分复用体制的多路业务共享信道传输系统，能够将话音、数据业务和以太网业务融合在任意速率的同步传输信道内，实现多业务集成传输和带宽共享，提高通信系统集成度和传输息道带宽的利用率。集成度和传输息道带宽的利用率。集成度和传输息道带宽的利用率。

【技术实现步骤摘要】
基于同步时分复用体制的多路业务共享信道传输系统


[0001]本专利技术涉及一种在同步时分复用技术数据传输情况下使用的管理系统。更具体地说，本专利技术涉及一种用在同步时分多路复用业务传输信道共享，以提高传输线路带宽的利用率情况下的基于同步时分复用体制的多路业务共享信道传输系统。

技术介绍

[0002]基于同步时分复用技术构建的同步通信设备，传输信道的某一个时间片被一路业务信号固定占用，通信设备的传输容量往往被传输信道的速率限制，而传输信道的速率由于受电子器件的极限速率限制已基本上达到了TDM技术体制的极限传输速率，这样也就限制了TDM技术体制设备的业务容量。随着业务IP化和大颗粒化需求越来越大，现有基于同步传输体制的承载网，就很难兼容话音、数据等传统通信业务和视频、图像以及以太网等大颗粒数据/IP业务的多业务一体化传输的要求。因此，提升现有通信体制对IP化、大颗粒化等业务的综合适应能力，提高同步传输信道带宽利用效率，研究同步时分复用信道共享技术非常必要。
[0003]而在同步时分复用传输系统中，业务传输固定占用传输信道时隙，不管有没有业务传输，传输通道对应的时隙带宽均被一直占用，造成了传输带宽资源浪费。怎样实现同步时分多路复用业务共享传输信道，是本专利技术重点解决的问题。

技术实现思路

[0004]本专利技术的一个目的是解决至少上述问题和/或缺陷，并提供至少后面将说明的优点。
[0005]本专利技术还有一个目的是提供一种基于同步时分复用体制的多路业务共享信道传输系统，其FPGA及CPU通过对业务接口状态检测装置和业务流编码机制，实现业务多路动态时分复用和传输信道时隙带宽动态调整。确保宽、窄带业务实时共享传输信道，宽带业务最大化利用传输带宽。
[0006]为了实现根据本专利技术的这些目的和其它优点，提供了一种基于同步时分复用体制的多路业务共享信道传输系统，各业务端通过相配合的FPGA和CPU与传输信道连通；
[0007]其中，所述FPGA通过其上的串口端RTP实现业务数据的监测，并通过FPGA对其各串口端进行编码实现对业务编码，进而通过对编码的识别将其收发数据与串口端RTP相对应；
[0008]所述CPU通过AD总线与FPGA通信，进而根据FPGA发送的动态控制信号实现多路业务的动态时分复用以及传输信道时隙带宽动态调整，进而实现传输信道的同步时分多路复用。
[0009]优选的是，其中，在业务端发送数据时，FPGA的数据处理流程包括：
[0010]FPGA通过其上的各串口端RTP实现业务数据的接收，并将收到的业务数据转换成对应的同步串行码，同时产生对应的发送控制信号；
[0011]通过FPGA上的发送控制模块TDC，对从各串口端收到的发送控制信号进行综合处
理，以形成一个对应的动态控制信号发送给CPU，进而构建一个复用控制信号实现对复用单元的动态控制，并完成系统内各串口端上业务流的编码识别，以生成对应的业务码流；
[0012]通过FPGA上的多路复用模块MUX，依据从CPU处接收到的复用控制信号，将各业务码流动态复合成高速同步串行数据流送至成帧/解帧模块FAMER；
[0013]成帧/解帧模块FAMER将接收到的高速串行数据流，按传输信道的线路要求进行成帧处理和业务编码信息流插入，以通过传输信道的输出实现业务数据的发送。
[0014]优选的是，其中，在业务端接收数据时，FPGA的数据处理流程包括：
[0015]通过FPGA上的成帧/解帧模块FAMER将从传输信道处到的数据进行信号解帧，完成业务编码信息提取、业务数据提取以及码流转换；
[0016]通过FPGA上的接收控制模块RDC，将从成帧/解帧模块FAMER处接收到的码流识别信号进行处理，分解出给与各业务端相配合的接收控制信号及解复用控制信号；
[0017]通过FPGA上的解复用模块DMUX，解复用控制信号，将从成帧/解帧模块FAMER送来的高速串行数据流分解成串行业务数据流，送到串口端RTP；
[0018]通过FPGA上的串口端RTP，从接收控制模块RDC接收相应的业务控制信号，将收到的串行业务数据流转换成用户业务。
[0019]优选的是，其中，所述FPGA在通过串口端RTP进行业务数据监测后，根据业务数据计算带宽并发送至CPU；
[0020]CPU根据收到的发送带宽要求并结合传输信道时隙带宽切片机制，对FPGA的复/分接策略进行配置以及信道工作状态切换的管理。
[0021]优选的是，其中，将每个接口采用1字节作为发送控制信号，且每个发送控制信号均包括业务类型编码和占用带宽数；
[0022]其中，控制信号对应字节中的bit0～bit4表示业务所需带宽数，bit5～bit7表示业务类型编码；
[0023]当控制字节为b00000000时则表示对应接口无数据。
[0024]优选的是，其中，将多个发送控制信号综合处理成一个对应的动态控制信号的综合处理过程包括：以系统的帧同步信号为起始位，从系统的第一路接口开始，将各接口对应的控制信号以字节间插方式，组合成一路串行码流，作为系统发送端动态控制信号。
[0025]优选的是，其中，将各业务码流动态复合成高速同步串行数据流的复合过程被配置为包括发送控制信号的识别和业务数据流复用；
[0026]其中，识别发送控制信号配置为剔除无发送数据业务，并为系统内剩余业务分配传输带宽；
[0027]业务数据流复用配置为采用字节间插方式，将需要发送的业务数据流进行合路成一条高速同步串行数据流。
[0028]优选的是，其中，所述成帧处理和业务控制信息流插入方法为：系统成帧处理与原同步成帧方式一样，业务控制信息流则同步插入到帧信号的开销比特中进行传输。
[0029]优选的是，其中，传输信道时隙带宽切片机制配置的方法为：以多路业务共享信道传输系统中内带宽需求最小的业务传输带宽为基准，对传输信道进行切片，其余各业务的传输带宽则调整为该基准传输带宽的整数倍。
[0030]本专利技术至少包括以下有益效果：其一，本专利技术传输系统中的FPGA及CPU通过对业务
接口状态检测装置和业务流编码机制，实现业务多路动态时分复用和传输信道时隙带宽动态调整。确保宽、窄带业务实时共享传输信道，宽带业务最大化利用传输带宽。
[0031]其二，本专利技术的传输系统能够将话音、数据业务和以太网业务融合在任意速率的同步传输信道内，实现多业务集成传输和带宽共享，提高通信系统集成度和传输息道带宽的利用率。
[0032]本专利技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本专利技术的研究和实践而为本领域的技术人员所理解。
附图说明
[0033]图1为本专利技术的一个实施例中FPGA与CPU进行数据通信的原理框图；
[0034]图2为本专利技术的另一个实施例中FPGA数据处理流程框图。
具体实施方式
[0035]下面结合附图对本专利技术做进一步的详细说明，以令本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，各业务端通过相配合的FPGA和CPU与传输信道连通；其中，所述FPGA通过其上的串口端RTP实现业务数据的监测，并通过FPGA对其各串口端进行编码实现对业务编码，进而通过对编码的识别将其收发数据与串口端RTP相对应；所述CPU通过AD总线与FPGA通信，进而根据FPGA发送的动态控制信号实现多路业务的动态时分复用以及传输信道时隙带宽动态调整，进而实现传输信道的同步时分多路复用。2.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，在业务端发送数据时，FPGA的数据处理流程包括：FPGA通过其上的各串口端RTP实现业务数据的接收，并将收到的业务数据转换成对应的同步串行码，同时产生对应的发送控制信号；通过FPGA上的发送控制模块TDC，对从各串口端收到的发送控制信号进行综合处理，以形成一个对应的动态控制信号发送给CPU，进而构建一个复用控制信号实现对复用单元的动态控制，并完成系统内各串口端上业务流的编码识别，以生成对应的业务码流；通过FPGA上的多路复用模块MUX，依据从CPU处接收到的复用控制信号，将各业务码流动态复合成高速同步串行数据流送至成帧/解帧模块FAMER；成帧/解帧模块FAMER将接收到的高速串行数据流，按传输信道的线路要求进行成帧处理和业务编码信息流插入，以通过传输信道的输出实现业务数据的发送。3.如权利要求1所述的基于同步时分复用体制的多路业务共享信道传输系统，其特征在于，在业务端接收数据时，FPGA的数据处理流程包括：通过FPGA上的成帧/解帧模块FAMER将从传输信道处到的数据进行信号解帧，完成业务编码信息提取、业务数据提取以及码流转换；通过FPGA上的接收控制模块RDC，将从成帧/解帧模块FAMER处接收到的码流识别信号进行处理，分解出给与各业务端相配合的接收控制信号及解复用控制信号；通过FPGA上的解复用模块DMUX，解复用控制信号，将从成帧/解帧模块FAMER送来的高速串行数据流分解成串行业务数据流，送到串口端RTP；通过FPGA上的串口端RTP，从接收控制模块RD...

【专利技术属性】
技术研发人员：杨弟和，梁开勇，马海东，李明哲，祝志强，
申请(专利权)人：四川灵通电讯有限公司，
类型：发明
国别省市：