半导体器件及液晶面板显示驱动器制造技术

在需要长时间工作的数据级联系统中提供一种半导体器件，其可以减少功率消耗。如果由数据锁存电路所捕获的数据信号要被锁存电路锁存，则时钟传输阻挡电路和外部数据传输阻挡电路阻挡时钟信号和数据信号传输到数据输出电路。因此，可以减少在后级的半导体器件中消耗的能量。当时钟传输阻挡电路和外部数据传输阻挡电路使所捕获的时钟信号和数据信号输出到数据输出电路时，如果在后级的半导体器件中需要所捕获的数据信号，则一个内部数据传输阻挡电路阻止该数据信号锁存在该锁存电路中。因此，相关半导体器件停止捕获该数据信号，从而可以减少功耗。（*该技术在2022年保护过期，可自由使用*）

Semiconductor device and LCD panel display driver

A semiconductor device is provided in a data cascade system which requires a long period of work. If the data signal from a data latch circuit to be captured by the latch circuit latches, a clock transfer blocking circuit and an external data transfer blocking circuit blocks the clock signals and data signals to the data output circuit. Therefore, it is possible to reduce the consumption of energy in a semiconductor device at a later stage. When the clock transfer blocking circuit and the external data transfer blocking circuit to capture a clock signal and a data signal output to the data output circuit, if needed to capture in the semiconductor device after the level of the data signal, is an internal data transfer blocking circuit prevents the data signal latched in the latch circuit. Therefore, the related semiconductor device stops capturing the data signal, thereby reducing power consumption. \ue5cf

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别涉及一种可应用于集成电路的半导体器件，用于驱动例如液晶面板或者等离子体显示面板这样的薄型显示设备。已知一种门驱动器和一种源或数据驱动器是用于驱动液晶显示面板的集成电路的，在该液晶显示面板中把液晶和TFT(薄膜晶体管)相结合。该门驱动器用于按照从上到下的次序有选择地驱动在显示面板的水平方向上的门线(gate line)。该数据驱动器把图像数据信号转换为要施加到液晶上的电压，并且把电压施加到与所选择门线相连接的像素电极。该数据驱动器具有可安装在单个集成电路上的有限数目的输出。因此，多个集成电路驱动器被用于实现液晶显示面板的所需分辨率。例如，需要8个集成电路驱动器来实现由1024×768点所构成的XGA(扩展图形阵列)液晶面板，每个驱动器具有384个输出(128×3RGB)，并且需要10个驱动器来实现由1280×1024点所构成的SXGA(超级扩展图形阵列)。
技术介绍
图5示出常规的数据驱动器的结构。在该结构中，4个集成电路驱动器102用于单个激光显示面板101。每个驱动器102的输入连接到多个公共数据线路DATA和一个公共时钟线路CLK，通过这些线路把数据信号和时钟信号并行地提供到集成电路驱动器102。每个集成电路驱动器102的输出连接到液晶显示面板101的源线路。每个集成电路驱动器102在输入端口中具有一个门电路，通过该输入端口取得数据信号。该门电路分析提供到所有驱动器102的数据信号。然后，该门电路打开其自身的门并且如果应当接收数据信号则锁存该数据信号。在该门锁存该数据信号之后，该门电路关闭该门。因此，每个驱动器102在其它驱动器锁存该数据信号时被无效。因此，可以减少在数据驱动器中消耗的能量。从公共数据线路DATA到各个驱动器102的互联线具有并行的交叉点，其中数据信号被并行地传输。安装有驱动器102的印刷电路板采用用于把数据线路DATA与输入线路相连接的通孔延伸到形成于另一个层面中的驱动器102。上述互联线是使用具有4至6个层面的多层板而实现的。由于数据线路DATA和时钟线路CLK被用于驱动所有驱动器102，连接到这些线路的驱动电路需要具有高的驱动能力。但是，从高驱动线路产生相当大的EMI(电磁干扰)。图6示出常规数据驱动器的另一种结构。图6中所示的结构与图5中所示的结构相同之处在于电路驱动器103的输出连接到液晶显示面板101的源线路，但是不同之处在于数据线路DATA和时钟线路CLK被设置为与该驱动器103级联。在数据线路DATA和时钟线路CLK上传输的数据信号和时钟信号被轮流发送到驱动器103。该级联结构没有以并行形式存在的数据线路DATA的交点。因此，安装有驱动器103的印刷电路板可以由较少的层面而形成，例如两层。这减少了印刷电路板的成本。另外，提供数据信号和时钟信号到数据线路DATA和时钟线路CLK的电路仅仅需要驱动第一驱动器103，并且可以具有较少的驱动能力。这有助于减少由于数据线路DATA和时钟线路CLK所导致的EMI。但是，应当指出，该数据级联系统与并行形式不同之处在于，该数据信号通过驱动器的集成电路内部，并且被发送到下一级。因此，即使在其本身的集成电路中采用的数据信号被完全锁存之后，该驱动器需要继续输入用于下一级的数据信号。
技术实现思路
考虑到上文所述内容，本专利技术的目的是提供一种半导体器件，其中在该数据级联系统中消耗较少的能量。上述目的通过一种能够从所传输数据信号中捕获所需数据信号的半导体器件而实现。该半导体器件包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。并且，上述目的通过一种数据级联系统的液晶显示面板驱动器而实现，其中数据信号被输入和级联到下一级。该驱动器包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。从下文结合示出本专利技术的优选实施例的附图的详细描述中，本专利技术的上述和其它目的、特点和优点将变的更加清楚。附图说明图1为示出本专利技术的半导体器件的原理结构的示意图；图2为一种集成电路驱动器的数据输入侧上的示意结构的方框图；图3为数据控制电路的结构的电路图；图4为在数据控制电路的节点处的信号的波形图；图5为常规数据驱动器的示意图；以及图6为另一种常规数据驱动器的示意图。具体实施例方式下面参照附图描述本专利技术的原理。图1示出本专利技术的半导体器件的原理结构。本专利技术的多个半导体器件被应用于一个多级电路，使得一个输入数据信号以级联的形式传输。实现在数据级联系统中的半导体器件之间的连接，使得该半导体器件的第一级被提供该数据信号和时钟信号。因此，该半导体器件的第一级可以具有相对较低的驱动能力。这对于EMI来说是有利的。该半导体器件包括数据捕获电路1、数据输出电路2和锁存电路3。该数据捕获电路1捕获来自半导体器件外部的数据信号和时钟信号。数据输出电路2所捕获的数据信号和时钟信号输出到下一级。锁存电路3锁存由数据捕获电路1所捕获的数据信号。另外，该半导体器件包括时钟传输阻挡电路4、外部数据传输阻挡电路5和内部数据传输阻挡电路6。当锁存电路3继续保持所捕获的数据信号时，时钟传输阻挡电路4阻挡时钟信号输出到数据输出电路2。当锁存电路3继续保持所捕获的数据信号时，外部数据传输阻挡电路5阻挡该数据信号输出到数据输出电路2。当该数据信号被输出到数据输出电路2时，内部数据传输阻挡电路6阻挡该数据信号输出到锁存电路。在操作中，数据捕获电路1捕获从该半导体器件外部串行发送的数据信号和时钟信号。如果该数据信号要被锁存电路3所锁存，则时钟传输阻挡电路4和外部数据传输阻挡电路5阻挡该数据信号和时钟信号输出到数据输出电路2。内部数据传输阻挡电路6从该时钟信号产生一个内部时钟信号，并且操作该锁存电路3。数据捕获电路1锁存如此捕获的数据信号。如此锁存的数据信号被传输到内部电路并且被处理，然后通过输出端口输出。当锁存电路3结束该数据信号的锁存时，时钟传输阻挡电路4和外部数据传输阻挡电路5被允许把该数据信号和时钟信号输出到下一级的数据输出电路2。另外，内部数据传输阻挡电路6停止产生内部时钟信号。因此，当锁存电路3不被提供内部时钟信号时，它停止工作。按照上述方式，当提供要被锁存的数据信号时，锁存电路3锁存该数据信号。在此时，时钟传输阻挡电路4和外部数据传输阻挡电路5阻止时钟信号和数据信号被输出到数据输出电路2。因此，下一级的半导体器件由于停止提供时钟信号而停止，并且可以减少功耗。相反，当提供要被第一级之后的任何一个电路级锁存的数据信号时，时钟传输阻挡电路4和外部数据传输阻挡电路5把该时钟信号和数据信号输出到数据输出电路2，而由于内部数据传输阻挡电路6停止提供时钟信号，使得第一级的锁存电路3停止工作。因此，在半导体器件的第一级中的功耗本文档来自技高网...

【技术保护点】
一种能够从所传输数据信号中捕获所需数据信号的半导体器件，其中包括： 数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号； 数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部； 锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及 内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：熊谷正雄，鹈户真也，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]