一种周期交变信号相位差检测电路及方法技术

一种周期交变信号相位差检测电路及方法，包括第一交变电压信号源A1、第二交变电压信号源A2、高速光隔离器件U10、高速光隔离器件U11、D型同步触发器U9和计算模块；第一交变电压信号源A1连接高速光隔离器件U10，第二交变电压信号源A2连接高速光隔离器件U11；高速光隔离器件U10和高速光隔离器件U11均连接到D型同步触发器U9，D型同步触发器U9接入到计算模块。D型同步触发器U9接入到计算模块。D型同步触发器U9接入到计算模块。

【技术实现步骤摘要】
一种周期交变信号相位差检测电路及方法


[0001]本专利技术属于电气工程领域，特别涉及一种周期交变信号相位差检测电路及方法。

技术介绍

[0002]在机载设备常规配电中，为了实现飞机的安全、可靠飞行，常常设置多根汇流条，实现机载设备的双余度、甚至多余度供电。在飞机汇流条特别是交流汇流条进行转换时，两根汇流条上的相位差值，成为两个汇流条能不能正常并网的关键因素，交流并网通常必须具备四个条(1)频率相同，(2)电压相同,其最大误差应控制在5％以内，(3)相序相同(4)相位一致。相位差一致性的精确测量直接影响能否实现两个汇流条的并网运行。现有的检测方法大多通过分压电阻，再通过使用比较器设置阈值，对所需要的交变信号进行反转，计数计算相位差值。此种方法，容易受外界信号的干扰，导致比较器的输出有跳变，影响计算的准确性，且需要额外设置工作正负工作电源，为比较器提供电源的输入。而本专利技术则是使用高速的光隔器件进行交变信号的反转提取，再计算比较。

技术实现思路

[0003]本专利技术的目的在于提供一种周期交变信号相位差检测电路及方法，以解决上述问题。
[0004]为实现上述目的，本专利技术采用以下技术方案：
[0005]一种周期交变信号相位差检测电路，包括第一交变电压信号源A1、第二交变电压信号源A2、高速光隔离器件U10、高速光隔离器件U11、D型同步触发器U9和计算模块；
[0006]第一交变电压信号源A1连接高速光隔离器件U10，第二交变电压信号源A2连接高速光隔离器件U11；高速光隔离器件U10和高速光隔离器件U11均连接到D型同步触发器U9，D型同步触发器U9接入到计算模块。
[0007]进一步的，第一交变电压信号源A1和第二交变电压信号源A2为两个同频的交变信号。
[0008]进一步的，第一交变电压信号源A1和第二交变电压信号源A2分别通过第一电阻R17、第二电阻R18连接到高速光隔器件U10和U11的第1脚，高速光隔器件U10的第4脚通过上拉电阻R16与D型同步触发器U9的第3脚CLOCK1连接，高速光隔器件U11的第4脚通过上拉电阻R14与D型同步触发器U9的第11脚CLOCK2连接。
[0009]进一步的，D型同步触发器U9的第5脚D1、9脚D2、14脚VDD直接上接+3.3V，D型同步触发器U9的第6脚SET1、7脚VSS、8脚SET2直接接GND，D型同步触发器U9的第4脚REST1与第13脚Q2连接；D型同步触发器U9的第2脚Q1与第10脚REST2连接。
[0010]进一步的，高速光隔器件U10和U11的第1脚和第2脚之间分别连接两个高速的第1二极管VD5和第2二极管VD6。
[0011]进一步的，计算模块为单片机或CPLD或FPGA可编程门阵列器件；D型同步触发器U9的第1脚Q1接入到单片机或FPGA或CPLD的I/O口
[0012]进一步的，一种周期交变信号相位差检测电路的检测方法，包括以下步骤：
[0013]步骤1，通过光隔器件将同频的交变电压信号转变能够供同步D触发器存储记忆的方波脉冲信号；
[0014]步骤2，通过同步D触发器的逻辑记性功能，将具有同频的两个交变信号相位差值，转换为时间上的差值，通过同步触发器的输出Q1端输入到单片机或CPLD或FPGA或具有精准时间计算的微处理器；
[0015]步骤3，通过单片机或CPLD或FPGA或具有精准时间计算的微处理器解算时间差值，最后通过计算的时间差值，反算得到相位差值。
[0016]进一步的，步骤3具体为：
[0017]假设任意交变信号A1、A2的瞬时表达式分别为：
[0018][0019][0020]U1(t)、U1(t)分别为交变信号A1、A2的瞬时值，A1、A2分别为交变信号A1、A2的幅值，f1、f2分别为交变信号A1、A2的频率值，且f1＝f2，分别为交变信号A1、A2的初始相位值；
[0021]两个交变信号相位差表达式为：
[0022][0023]通过理论推导得出相位差和时间差值之间相互关系，即两个具有相同的频率交变信号，则有：
[0024][0025]Δt为交变信号A1、A2相位差值所对应的时间差值，T为交变信号A1、A2的周期值，即T＝1/f1＝1/f2；
[0026]变换得到相位差和时间差值之间的表达关系
[0027][0028]与现有技术相比，本专利技术有以下技术效果：
[0029]本专利技术，抗干扰能力比较好，对外界的噪声信号能够很好的抑制，且无需设置专门的电源，电路简单，充分利用了触发器的短时记忆能力，检测精度较高；
[0030]有效抑制外界的干扰信号；
[0031]无需增加额外的电源电路设计，设计电路比较简单；
[0032]测量方法比较简单，测量精度高；
[0033]充分利用触发器的记忆功能，其输出的电平可以直接与多种型号的处理器直接级，无需进行额外的电平转换。
附图说明
[0034]图1是相位差检测电路原理图。
[0035]表1是触发器逻辑图及功能表。
[0036]图2是相位差为5
°
时交变信号及待反算波形图。
[0037]图3是相位差为10
°
时交变信号及待反算测波形图。
[0038]图4是相位差为30
°
时交变信号及待反算测波形图。
具体实施方式
[0039]以下结合附图对本专利技术进一步说明：
[0040]请参阅图1，一种周期交变信号相位差检测电路及方法，包含同频的交变电压信号源1、交变电压信号源2，高速光隔离器件U10、高速光隔离器件U11、同步触发器U9、第一电阻R17、第二电阻R18、第一二极管VD5、第二二极管VD6、第三上拉电阻R16、第四上拉电阻R13、输入功率地、输出地GND。
[0041]交变电压信号源1、交变电压信号源2分别通过第一电阻R17、第二电阻R18连接到高速光隔器件U10和U11的第1脚，光隔器件的第1脚和地2脚之间增加分别连接两个高速的第1二极管VD5和第2二极管VD6，高速光隔器件U10的第4脚通过第三上拉电阻R16与同步触发器U9的第3脚CLOCK1连接，高速光隔器件U11的第4脚通过第四上拉电阻R14与同步触发器U9的第11脚CLOCK2连接，同步触发器U9的第5脚D1、9脚D2、14脚VDD直接上接+3.3V，同步触发器U9的第6脚SET1、7脚VSS、8脚SET2直接接GND，同步触发器U9的第4脚REST1与第13脚Q2连接、同步触发器U9的第2脚与第10脚REST2连接，最后将同步触发器U9的第1脚Q1接入到FPGA或CPLD的I/O口。
[0042]一种周期交变信号相位差检测电路及方法，包括以下步骤：
[0043]步骤1，通过两个高速光隔器件U10、U11，限流电阻R17、R18,半波整流二极管VD5、VD6实现对同频交变信号A1、A2进行采集变换，隔离输入到可供集成芯片触本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种周期交变信号相位差检测电路，其特征在于，包括第一交变电压信号源A1、第二交变电压信号源A2、高速光隔离器件U10、高速光隔离器件U11、D型同步触发器U9和计算模块；第一交变电压信号源A1连接高速光隔离器件U10，第二交变电压信号源A2连接高速光隔离器件U11；高速光隔离器件U10和高速光隔离器件U11均连接到D型同步触发器U9，D型同步触发器U9接入到计算模块。2.根据权利要求1所述的一种周期交变信号相位差检测电路，其特征在于，第一交变电压信号源A1和第二交变电压信号源A2为两个同频的交变信号。3.根据权利要求1所述的一种周期交变信号相位差检测电路，其特征在于，第一交变电压信号源A1和第二交变电压信号源A2分别通过第一电阻R17、第二电阻R18连接到高速光隔器件U10和U11的第1脚，高速光隔器件U10的第4脚通过上拉电阻R16与D型同步触发器U9的第3脚CLOCK1连接，高速光隔器件U11的第4脚通过上拉电阻R14与D型同步触发器U9的第11脚CLOCK2连接。4.根据权利要求1所述的一种周期交变信号相位差检测电路，其特征在于，D型同步触发器U9的第5脚D1、9脚D2、14脚VDD直接上接+3.3V，D型同步触发器U9的第6脚SET1、7脚VSS、8脚SET2直接接GND，D型同步触发器U9的第4脚REST1与第13脚Q2连接；D型同步触发器U9的第2脚Q1与第10脚REST2连接。5.根据权利要求3所述的一种周期交变信号相位差检测电路，其特征在于，高速光隔器件U10和U11的第1脚和第2脚之间分别连接...

【专利技术属性】
技术研发人员：王大龙，马立伟，王锣，李京涛，
申请(专利权)人：汉中一零一航空电子设备有限公司，
类型：发明
国别省市：