阵列基板制造技术

本发明专利技术公开了一种阵列基板及其制作方法、显示面板。阵列基板包括：衬底；多个像素电路，阵列排布于衬底，每个像素电路包括薄膜晶体管；以及屏蔽层，位于至少一个薄膜晶体管与衬底之间，屏蔽层与薄膜晶体管绝缘间隔，屏蔽层具有固定电荷。根据本发明专利技术实施例的阵列基板，在薄膜晶体管的朝向衬底侧设有屏蔽层，屏蔽层具有固定电荷，使得屏蔽层具有固定电位。当衬底上或衬底外侧有电荷累积或有电压变动时，屏蔽层能够屏蔽这些电荷变化或电压变化对薄膜晶体管的影响，削弱背通道效应的干扰。削弱背通道效应的干扰。削弱背通道效应的干扰。

【技术实现步骤摘要】
阵列基板


[0001]本专利技术涉及显示领域，具体涉及一种阵列基板及其制作方法、显示面板。

技术介绍

[0002]有源矩阵(Active Matrix，AM)驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)器件创建有源像素的一种显示面板驱动技术。有源矩阵技术依赖阵列基板来实现，其中阵列基板包括阵列排布的多个像素电路，每个像素电路能够与对应的子像素电连接。
[0003]现有技术的阵列基板通常是在衬底上堆栈多个膜层，得到薄膜晶体管。然而，现有阵列基板包括的薄膜晶体管往往有背通道效应(Back Channel Effect)，当衬底上有电荷累积或有电压变动时，会影响薄膜晶体管的参数，从而影响驱动效果。

技术实现思路

[0004]本专利技术提供一种阵列基板及其制作方法、显示面板，降低外部电荷对薄膜晶体管的电性影响。
[0005]第一方面，本专利技术实施例提供一种阵列基板，阵列基板包括：衬底；多个像素电路，阵列排布于衬底，每个像素电路包括薄膜晶体管；以及屏蔽层，位于至少一个薄膜晶体管与衬底之间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；多个像素电路，阵列排布于所述衬底，每个所述像素电路包括薄膜晶体管；以及屏蔽层，位于至少一个所述薄膜晶体管与所述衬底之间，所述屏蔽层与所述薄膜晶体管绝缘间隔，所述屏蔽层具有固定电荷。2.根据权利要求1所述的阵列基板，其特征在于，还包括：SONOS存储器结构，至少部分位于所述薄膜晶体管与所述衬底之间，所述SONOS存储器结构包括在远离所述衬底方向上依次设置的第一硅层、第一氧化物层、第一氮化物层、第二氧化物层以及第二硅层，其中，所述屏蔽层为注入有电荷的所述第一氮化物层。3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管包括有源层和栅极，所述栅极与所述有源层绝缘间隔，其中所述栅极位于所述有源层的背离所述衬底的一侧，所述有源层复用为所述第二硅层。4.根据权利要求3所述的阵列基板，其特征在于，所述第一硅层为整层结构，所述第一硅层在所述衬底上的正投影覆盖全部所述薄膜晶体管的所述有源层在所述衬底上的正投影。5.根据权利要求3所述的阵列基板，其特征在于，所述第一硅层包括彼此间隔的多个硅岛...

【专利技术属性】
技术研发人员：郑士嵩，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：