定时产生电路、显示装置和便携式终端制造方法及图纸

一种能够实现功耗低和小设计面积的定时产生电路；一种使用所述定时产生电路作为一个外围驱动电路的显示装置；以及一种具有所述显示装置作为显示输出部分的移动终端。所述定时产生电路形成于绝缘衬底上，并且根据主时钟ＭＣＫ而产生具有不同频率的输出脉冲（ＳＲＦＦｌｏｕｔ到ＳＲＦＦｎｏｕｔ）。首先，时钟产生单元（１１）产生一个具有频率比主时钟ＭＣＫ频率低的操作时钟。然后，根据这个操作时钟，计数器部分（１２）进行操作，并且从移位寄存器（１２１－１到１２１－ｍ）连续地输出移位脉冲（Ｓ／Ｒｌｏｕｔ到Ｓ／Ｒｍｏｕｔ）。输出脉冲产生部分（１３）根据移位脉冲（Ｓ／Ｒｌｏｕｔ到Ｓ／Ｒｍｏｕｔ）的组合来产生输出脉冲（ＳＦｌｏｕｔ到ＳＦｎｏｕｔ）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种定时产生电路、显示装置和便携式终端，尤其涉及一种在绝缘衬底上形成的、包括在其器件属性上具有广泛变化的晶体管的定时产生电路、一种包括所述定时产生电路作为一个外围驱动电路的显示装置、以及一种包括所述显示装置作为显示屏幕组件的便携式终端。
技术介绍
已知一种具有如图6所示的计数器电路结构的定时产生电路。具体的，这种已知的定时产生电路包括计数器电路，其中n级移位寄存器(S/R)101-1到101-n串联。当每个CK输入到移位寄存器101-1到101-n时，提供主时钟MCK及其负相位时钟XMCK。当开始脉冲ST输入到第一级移位寄存器101-1，则移位寄存器101-1到101-n与主时钟MCK和XMCK同步而执行移位操作，以便输出移位脉冲作为来自其每个输出端的输出脉冲。如果上述定时产生电路在诸如玻璃衬底的绝缘衬底上被形成为包括其器件属性上具有广泛变化和高阈值Vth的晶体管，例如薄膜晶体管(TFT)，则需要注意的事项是主时钟MCK和XMCK中的高(快)频可能导致计数器操作问题(没有操作界限)。如果计数器以那样的高频进行操作，则定时产生电路中的功耗将增加。而且，因为根据输出脉冲的周期而需要移位寄存器并且TFT与使用硅的情况相比具有更大的处理规则，因此需要大的设计面积。图7示出了另一种已知定时产生电路的电路结构。这种定时产生电路可以包括一种异步计数器电路结构，所述结构包括三个T型触发器(以下称作TFF)102-1、102-2和102-3，其中从一个TFF输出的较低位是输入到另一个TFF的较高位。然而，这种已知的定时产生电路由于TFF 102-1、102-2和102-3中的延迟变化可能失效。鉴于上述问题，本专利技术的目的是提供一种即使当使用在其器件属性上具有广泛变化和大的处理规则的晶体管时功耗低、设计面积小的定时产生电路，一种包括所述定时产生电路作为一个外围驱动电路的显示装置，以及一种包括所述显示装置作为显示屏幕组件的便携式终端。
技术实现思路
本专利技术提供一种定时产生电路，包括时钟产生单元，形成于绝缘衬底上，用于根据从外部输入的主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个具有不同频率的定时信号。所述定时产生电路用于显示装置中。在所述显示装置中，定时产生电路位于与显示部分相同的透明绝缘衬底上，并且产生多个具有用于驱动显示部分的不同频率的定时信号。包括所述定时产生电路的显示装置位于以个人数字助理(PDA)和移动电话为代表的便携式终端上作为其显示屏幕组件。在上述的定时产生电路中，显示装置包括所述定时产生电路作为一个外围电路，或者便携式终端包括位于其中的所述显示装置作为显示屏幕组件，首先，时钟产生单元将主时钟转换成频率比主时钟频率低的操作时钟，随后所述信号产生单元根据具有更低频率的操作时钟来产生多个定时信号。这就降低了操作速度，从而使操作稳定并且降低了功耗。而且，由于根据定时信号的周期不需要移位寄存器，则结构具有较少的级。因此，即使当使用具有在其器件属性上具有广泛变化和大的处理规则的晶体管的情况下也可以实现较小的设计面积。附图说明图1示出了本专利技术一个实施例的定时产生电路的典型结构方框图；图2示出了说明实施例的定时产生电路的电路操作的时序图；图3示出了本专利技术的液晶显示装置的典型结构方框图；图4示出了典型像素结构的电路图；图5示出了本专利技术的PDA的示意结构的外视图；图6示出了一种已知定时产生电路的电路图；和图7示出了另一种已知定时产生电路的电路图。具体实施例方式下面将参考附图来描述本专利技术的一个实施例。图1是根据本专利技术实施例的定时产生电路的方框图。从图1明显看出，该实施例的定时产生电路包括时钟产生部分11、计数器部分12、以及输出脉冲产生部分13。作为前提，定时产生电路被形成为在例如玻璃衬底的绝缘衬底上包括例如TFT的晶体管，所述晶体管在它们器件属性中具有广泛变化以及大的处理规则。时钟产生部分11可以包括四个分频电路111到114以及开始脉冲产生电路115。四个分频电路111到114串联并且对输入到其第一级的主时钟MCK分频，以便产生一个频率比主时钟MCK频率低的操作时钟。开始脉冲产生电路115基于例如一个水平同步信号Hsync和主时钟MCK，而每1H周期(H是水平周期)产生一个开始脉冲ST。计数器部分12包括m个并联的移位寄存器(S/R)121-1到121-m。在时钟产生部分11产生的操作时钟被输入到移位寄存器121-1到121-m作为每个ck输入。当在开始脉冲产生电路115产生的开始脉冲ST输入到第一级移位寄存器121-1时，移位寄存器121-1到121-m与操作时钟同步而执行移位操作，以便从其每个输出端连续地输出被移位的脉冲。输出脉冲产生部分13包括n个置位复位(SR)触发器(下文称作SRFF)131-1到131-n。从计数器部分12中的移位寄存器121-1到121-m输出的移位脉冲以任何组合形式被提供到SRFF 131-1到131-n作为每个置位输入和复位输入。上述组合的示例如下对于SRFF 131-1，来自移位寄存器121-1的移位脉冲作为置位输入，来自移位寄存器121-m的移位脉冲作为复位输入；对于SRFF 131-2，来自移位寄存器121-2的移位脉冲作为置位输入，来自移位寄存器121-3的移位脉冲作为复位输入。这里忽略SRFF 131-3到131-n-1的示例。对于SRFF 131-n，来自移位寄存器121-1的移位脉冲作为置位输入，来自移位寄存器121-2的移位脉冲作为复位输入。计数器部分12和输出脉冲产生部分(信号产生部分)13组成信号产生单元，所述信号产生单元根据由时钟产生部分11产生的操作时钟产生多个具有不同频率的定时信号(输出脉冲)。现在将参考图2中的定时流程图来描述具有上述结构的实施例的定时产生电路的电路操作。在时钟产生部分11，分频电路111到114通过对主时钟MCK四次分频而产生具有比主时钟MCK频率低(慢)八分之一的频率的操作时钟。开始脉冲产生电路115与水平同步信号Hsync同步而产生开始脉冲，该开始脉冲的脉冲宽度例如每1H周期比主时钟MCK的宽五倍。一旦将开始脉冲输入到第一级移位寄存器121-1，则计数器部分12执行计数操作，并且与由时钟产生部分11产生的操作时钟同步，连续地输出被移位脉冲S/R1out，S/R2out，...，S/Rmout，它们中的每个脉冲宽度与操作时钟的相同。在输出脉冲产生部分13中，用来自移位寄存器121-1的移位脉冲S/R1out来置位SRFF 131-1，用来自移位寄存器121-m的移位脉冲S/Rmout来复位SRFF 131-1，从而产生一个输出脉冲SRFF1out，该输出脉冲对于移位脉冲S/R1out的上升时间与移位脉冲S/Rmout的上升时间之间的一段时间处于高电平。用来自移位寄存器121-2的移位脉冲S/R2out来置位SRFF 131-2，用来自移位寄存器121-3的移位脉冲S/R3out来复位SRFF 131-2，从而产生一个输出脉冲SRFF2out，该输出脉冲对于移位脉冲S/R2out的上升时间与移位脉冲S/R3out的上升时间之间的持续时间处本文档来自技高网...

【技术保护点】
一种定时产生电路，包括：时钟产生单元，形成于绝缘衬底上，用于根据输入主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个具有不同频率的定时信号 。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：木田芳利，仲岛义晴，前川敏一，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]