显示区域架构制造技术

一包含多个显示元件（例如干涉式调制器）的像素的位深度可通过使用具有不同强度的显示元件而得到增大，同时引线数的增大极小。一具有至少一个强度为０．５的显示元件及Ｎ个强度分别为１的显示元件的实例性像素可提供约２Ｎ＋１种色调（例如，０，０．５，１．０，１．５，２．０，［Ｎ＋０．５］）。相比之下，一具有Ｎ个强度分别为１的显示元件的像素仅可提供约Ｎ＋１种色调（例如０，１，２，…，Ｎ）。因此，通过使所使用的至少一个显示元件的强度低于其他显示元件中每一显示元件的强度，会使像素所提供的色调数量增大约１倍并增大像素的位深度，同时使附加引线的数量最小化。

【技术实现步骤摘要】

本专利技术的
大体而言涉及微机电系统(MEMS)，更具体而言涉及具有MEMS元件阵列的显示区域架构。
技术介绍
像素的孔径或任意其他显示区域是像素输出光的区域。一般说来，像素的孔径会因用于对各行及各列子像素或子区域进行电隔离的行及列切口而减小。这些行及列切口一般不输出光，因而这些切口相当于像素上的“死区域”。相应地，当像素中子区域的数量增加时，像素中的死区域也随之增多，从而使像素的孔径减小。因此，由于将像素划分成子像素来增大像素的分辨率，像素的孔径会因这些死区域而减小。相应地，期望提供用于增大像素分辨率并降低对像素孔径的影响的改良的系统及方法。当用于将像素连接至装置驱动器的引线的数量的增大(例如因将像素划分成可单独激励的子像素)时，对这些引线进行选路的复杂度也会增大。此外，当选路至一像素的引线数量增大时，将驱动器附接至显示器的复杂度也会增大，且还可能需要使用额外的驱动器来处理额外的引线。因此，当引线数量增大时，将引线连接至像素的复杂度及成本也会增大。相应地，当设计像素时，在可用的位深度与像素的成本、复杂度及像素的孔径之间通常存在折衷。
技术实现思路
本专利技术的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望特性。现在，对其更主要的特性进行简要说明，此并不限定本专利技术的范围。在查看这一论述，尤其是在阅读了标题为“具体实施方式”的部分之后，人们即可理解本专利技术的特征如何提供优于其他显示装置的优点。在某些实施例中，一具有一每一颜色的位深度的像素包括复数个基本上相等尺寸的子区域，所述复数个基本上相等尺寸的子区域具有一第一子区域群组及一第二子区域群组。所述第一群组的子区域中每一子区域均包括每一颜色一第一数量个显示元件且所述第二群组的子区域中每一子区域均包括每一颜色一第二数量个显示元件。所述第二数量减去所述第一数量基本上等于2自乘到一小于所述每一颜色的位深度的幂。在某些实施例中，一具有一位深度的像素包括复数个基本相等尺寸的显示元件，每一显示元件均具有一“打开(on)”位置及一“关闭(off)”位置。所述显示元件在处于“打开”位置时均发出可见光。所述复数个基本相等尺寸的显示元件包括一第一群组显示元件及一第二群组显示元件。所述第一群组的显示元件在处于“打开”位置时均具有一为一预定值的强度，且所述第二群组的显示元件在处于“打开”位置时均具有一为所述预定值的一分数的强度，所述像素的强度等于所述复数个显示元件中每一显示元件处于“打开”位置时的强度。在某些实施例中，一种具有每一颜色位深度n的像素包括一第一数量N个子区域，每一子区域均具有每一颜色c个显示元件。每一显示元件均具有一第一面积。所述像素进一步包括一第二数量M个子区域，每一子区域均具有每一颜色c+2(n-p)个显示元件。所述c+2(n-p)个显示元件的(c-1)个中的每一个均具有一第二面积且所述c+2(n-p)个显示元件的1+2(n-p)个中的每一个均具有一第三面积。所述第一面积与所述第二面积基本相等且所述第三面积基本等于所述第一面积除以1+2(n-p)，其中p小于n。在某些实施例中，一种在一像素中布置复数个显示元件的方法包括将所述像素划分成一第一群组子区域及一第二群组子区域，其中所述第一及第二群组中的所述子区域具有基本相等的面积。所述方法进一步包括为所述第一群组的子区域中每一子区域分配每一颜色一第一数量个显示元件。所述方法进一步包括为所述第二群组的子区域中每一子区域分配每一颜色一第二数量个显示元件。所述第二数量减去所述第一数量基本等于2自乘到一小于所述像素的每一颜色的位深度的幂。在某些实施例中，一种可响应于具有复数个位的信号的显示装置包括复数个像素，所述像素中每一像素均包括复数个子区域。所述显示装置进一步包括一第一复数个子区域，其中每一子区域均具有一第一面积。所述第一复数个子区域可响应于所述复数个位的一第一部分。所述显示装置进一步包括一第二复数个子区域，其中每一子区域均具有一第二面积，所述第二面积小于所述第一面积。所述第二复数个子区域可响应于所述复数个位的一第二部分，其中所述第二部分的所述位不如所述第一部分的所述位有效。在某些实施例中，提供一种显示装置，所述显示装置包括至少一个具有一每一颜色的位深度的像素。所述装置进一步包括用于显示一图像的包含复数个基本相等的子区域的构件。所述显示构件包括用于显示一第一群组子区域的构件及用于显示一第二群组子区域的构件，其中所述第一群组与所述第二群组的子区域的尺寸基本相等，所述第一群组的子区域中每一子区域均包含每一颜色一第一数量个显示元件，且所述第二群组的子区域中每一子区域均包含每一颜色一第二数量个显示元件，其中所述第二数量减去所述第一数量基本等于2自乘到一小于所述每一颜色的位深度的幂。在某些实施例中，提供一种可响应于至少一个具有复数个位的信号的显示装置，所述显示装置包括用于显示一图像的包含复数个子区域的构件，所述显示构件包括用于响应于所述复数个位的一第一部分的构件，响应于第一部分的所述响应构件包含一第一复数个子区域，所述第一复数个子区域中每一子区域均具有一第一面积。所述显示构件进一步包括用于响应于所述复数个位的一第二部分的构件，响应于第二部分的所述响应构件包含一第二复数个子区域，所述第二复数个子区域中每一子区域具有一第二面积，其中所述第二面积小于所述第一面积，且其中所述第二部分的位不如所述第一部分的位有效。在某些实施例中，提供一种显示装置，所述显示装置包含至少一个具有一每一颜色位深度的像素。所述显示装置进一步包括用于提供一第一强度范围的构件、及用于提供一第二强度范围的构件。附图说明图1为一等轴图，其显示一干涉式调制器显示器的一实施例的一部分，其中一第一干涉式调制器的一可移动反射层处于一释放位置，且一第二干涉式调制器的一可移动反射层处于一受激励位置。图2为一系统方框图，其显示一包含一3×3干涉式调制器显示器的电子装置的一实施例。图3为图1所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。图4为一组可用于驱动干涉式调制器显示器的行和列电压的示意图。图5A显示在图2所示的3×3干涉式调制器显示器中的一个实例性显示数据帧。图5B显示可用于写入图5A所示帧的行信号及列信号的一个实例性时序图。图6A为一图1所示装置的剖面图。图6B为一干涉式调制器的一替代实施例的一剖面图。图6C为一干涉式调制器的另一替代实施例的一剖面图。图7为一示意性地显示一包括多个子区域的像素的一实施例的图式。图8为一示意性地显示图7中一实例性子区域的图式，该子区域具有一交错的RGB结构。图9为一示意性地显示图7中另一实例性子区域的图式，该子区域具有一条带状RGB结构。图10为一示意性地显示一包含一18×18子区域阵列的像素的另一实施例的图式。图11A为一特写图，其示意性地描绘图10所示像素的一个子区域的一实施例。图11B为一特写图，其示意性地描绘图10所示像素的一个经进一步细分的子区域的一实施例。图12示意性地显示一具有减少的引线数量的像素的一子区域结构的另一实施例。图13A及13B为系统方块图，其显示一包含复数个干涉式调制器的视觉显示装置的一实施例。具体实施例方式一包含多个显示元件(例如干涉式调制器)的像素的位深度可通过使用具有本文档来自技高网...

【技术保护点】
一种包括至少一个具有一每一颜色的位深度的像素的装置，所述装置包括：复数个基本上相等尺寸的子区域，其具有一第一子区域群组及一第二子区域群组，其中所述第一群组的子区域中每一子区域均包括每一颜色一第一数量个显示元件，且所述第二群组的子区域 中每一子区域均包括每一颜色一第二数量个显示元件，其中所述第二数量减去所述第一数量基本上等于２自乘到一小于所述每一颜色的位深度的幂。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马尼什科塔里，杰弗里B桑普塞尔，
申请(专利权)人：IDC公司，
类型：发明
国别省市：US[美国]