传送显示面板的视频信号与操作时钟信号的方法技术

本发明专利技术介绍一种用于在ＡＳＩＣ与显示器中的面板之间传输视频信号和控制时钟信号的结构。使用两个虚拟移位寄存器和开关来将控制时钟信号发送到ＡＳＩＣ。ＡＳＩＣ比较从ＤＳＲ发送的控制时钟信号与希望被发送到显示面板的视频信号。ＡＳＩＣ获得控制时钟信号与视频信号之间的时间差，且使从ＡＳＩＣ发送的视频信号延迟了所述时间差，以便与显示器中的移位寄存器的操作所产生的移位脉冲同步。

【技术实现步骤摘要】

本专利技术涉及一种用于为显示器中的面板传输视频信号和操作时钟信号的结构，且特别涉及一种显示面板视频信号传输和时钟信号的操作结构，其可补偿显示器中的驱动器所引起的延迟。
技术介绍
在目前显示器的设计中，应用不同类型的H驱动器(H-driver)(或源极驱动器)来驱动显示器中的像素。然而，低温多晶硅(LTPS)工艺窗口较窄，其导致希望通过驱动器的多级组件(multiple stages component)传输到显示器的显示信号被延迟。通过多级组件的显示信号的延迟不可能被精密且准确地预测。如果驱动器的组件由面板上的多级组件构成，那么问题会变得更加显著。用于补偿延迟的一种常见方法是在调整特殊应用集成电路(ASIC)中的取样和保持时间，以使施加到显示器的视频信号与控制信号同步，其中，视频信号直接施加到显示面板，而控制信号通过包含多级组件的驱动器而施加到面板。然而，ASIC中的取样和保持时间是手动调整的，其消耗时间且不具成本效率。另外，为使施加到显示器的数据同步，没有考虑某些因素，举例来说，没有考虑如操作温度的环境因素，这使得调整不准确且不及时。请参考图1，其展示一种用于在ASIC 110与显示面板130之间传输视频信号140的常规结构。当视频信号140从ASIC 110传输到显示面板130时，相应的控制信号112(图1中表示为“来自ASIC的H信号”)也通过H驱动器120而传输到显示面板130。在H驱动器120的控制下，视频信号140从ASIC 110连续地传输到显示面板130。请参考图2，当来自ASIC 110的H信号112和视频信号在时间t1均被触发到逻辑高(logic high)时，H驱动器120后的H信号114(图1中表示为“H驱动器后的H信号”)接着在时间t2被触发到逻辑高，时间t2与时间t1之间的时间差是由H驱动器120中的多级组件所引起的延迟时间。请参考图3，其展示使用LTPS组件在所施加的不同操作电压下的特征信号延迟时间。举例来说，线310是使用临界电压(threshold voltage)为Vth＝0.5V、U＝150(U表示迁移率)的LTPS p型晶体管和临界电压为Vth＝-0.5V、U＝140的LTPS n型晶体管的电路的特征信号延迟时间。线310中所示的延迟时间为65纳秒(ns)。线320是使用临界电压为Vth＝1.5V、U＝80的LTPS p型晶体管和临界电压为Vth＝-1.5V、U＝70的LTPS n型晶体管的电路的特征信号延迟时间。线320中所示的延迟时间为98ns。线330是使用临界电压为Vth＝2.5V、U＝50的LTPS p型晶体管和临界电压为Vth＝-2.5V、U＝40的LTPS n型晶体管的电路的特征信号延迟时间。线330中所示的延迟时间为148ns。因为驱动器的组件的制造变化，所以延迟时间是不同的，其使得传输到显示器的信号的延迟时间不可预测。请参考图4A，其展示用于显示器的水平驱动电路(H驱动器)的常规电路图。在H驱动器400中，传输用于移位寄存器组430的开始移位操作的起始脉冲(start pulse)STHR或STHL，其取决于对移位寄存器组430执行的移位操作的方向。移位寄存器组430包含串联连接的多个移位寄存器(SR1、SR2、SR3-SRn)，接收起始脉冲(例如，STHR)并接着与水平时钟信号CKH同步地执行移位操作，以将分别来自移位寄存器(从SR1、SR2、...到SRn)的移位脉冲连续地输出到相对应的取样开关HSW(4301、4302、4303...430n)，例如来自移位寄存器SR1的输出移位脉冲432。在输出移位脉冲的控制下，将视频信号传输到像素阵列部分440，其包含沿着行延伸的栅极线、沿着列延伸的信号线，和置于栅极线与信号线的交叉点处的像素。请参考图4B，其展示如在图4A中所示的H驱动器400的操作时间图。H驱动器400连接到像素阵列部分440中的信号线并响应水平时钟信号CKH而操作，以将视频信号连续地写入到选定行的像素。特别的是，H驱动器400对视频数据(RGB)连续地取样并将经取样的信号保持到信号线。在时间t1到时间t6将经取样并保持的信号(如在图4B中表示为“SH”)SH1-SH6例如连续地提供到阵列部分440的像素。移位寄存器与水平时钟信号CKH同步地执行移位操作，以将分别来自移位级(shift stage)的移位脉冲连续地输出到相对应的取样开关HSW。然而，当移位寄存器(shift register)与在H驱动器的多级组件后的水平时钟信号CKH同步地连续输出移位脉冲时，延迟时间将发生，视频数据(RGB)将不能被连续地取样和保持，并依所需被传输到阵列部分440的像素。这将导致一些严重的问题。在避免所述问题的常规方法中，用户可调整取样和保持时间；然而，这将消耗时间且不具成本效率。另外，不能准确地测量和预测延迟时间，这使得手动调整的结果不是可预期接受的。现有提议一种用于改善由多级组件所引起的延迟问题的方法，其中对这些多级组件增加操作电压。请参考图5，当操作电压VDD等于8.5伏特(V)时，延迟时间约为148ns，然而，如果操作电压VDD从8.5V增加到12V，那么延迟时间减少到116ns。然而，仅仅增加操作电压不能匹配发生在多级组件中的所有类型的延迟。
技术实现思路
本专利技术提供一种用于在特殊应用集成电路(ASIC)与显示面板之间传输视频信号和控制时钟信号的结构，其可在显示器的驱动器中避免视频信号与输出移位脉冲之间的延迟。本专利技术的一实施例提供一种用于在特殊应用集成电路(ASIC)与显示面板之间传输视频信号和控制时钟信号的结构和方法。在用于提供信号到显示面板的所述方法中，驱动操作由起始脉冲初始化。传输用于驱动操作的控制时钟信号，且从通过虚拟移位寄存器的信号产生反馈信号。在ASIC中对反馈信号与视频信号之间的延迟时间进行比较和计算。根据延迟时间来延迟向显示面板传输视频信号，以使最终的视频信号与由显示面板中的移位寄存器的操作所产生的移位脉冲同步。使用虚拟移位寄存器(DSR)和开关来将移位脉冲发送到ASIC。ASIC比较视频信号与来自DSR的信号。ASIC获得视频信号与来自DSR的信号之间的时间差，且使从ASIC发送的最终视频信号延迟了所述时间差，以便与由显示装置的水平驱动电路中的移位寄存器的操作所产生的移位脉冲同步。每一个或一个以上的帧循环(frame cycle)可执行调整传输到显示面板的视频信号的相位的操作或在显示面板打开时执行所述操作，其取决于所需的设计。本专利技术的一实施例提供一种显示装置，其包括水平驱动电路、垂直驱动电路和像素阵列部分的面板。像素阵列部分包括沿着行延伸的多个栅极线、沿着列延伸的多个信号线和置于栅极线与所述信号线的交叉点处的多个像素。水平驱动电路连接到信号线并响应控制时钟信号而操作，以将视频信号连续地写入到像素阵列部分中。当水平驱动电路响应控制时钟信号操作时，产生反馈信号并将其发送回到用于提供时钟信号和视频信号的外部电路。在ASIC中根据比较和计算的结果来延迟向显示面板传输视频信号，以使视频信号与由水平驱动电路中的移位寄存器的操作所产生的移位脉冲同步。在显示装置的所述实施例中，水平驱动电路包括具有多个移位级的移位寄存器和具本文档来自技高网...

【技术保护点】
一种用于对显示面板提供信号的方法，包括：由一起始脉冲来初始化一驱动操作；传输用于该驱动操作的一控制时钟信号，且通过一虚拟移位寄存器而产生一反馈信号；以及比较该反馈信号与一视频信号，并根据比较的结果来延迟对显示面板传输 该视频信号，以使该视频信号与由显示面板中的该移位寄存器的移位操作所产生的移位脉冲同步。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：顾瑄峻，
申请(专利权)人：统宝光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]