显示器刷新速度的转换制造技术

一些实施例描述了涉及转换显示器刷新速度的技术。在一个实施例中，可以在驱动第一图象帧的一部分的最后像素之后开始显示器刷新速度的调整。也描述了其它实施例。

【技术实现步骤摘要】

技术介绍
本专利技术大体涉及电子领域。更特别地，本专利技术的实施例涉及显示器刷新速度的转换。便携式计算装置获得普及，部分原因是它们的价格下降且性能增强。它们逐渐流行的另一个原因可能在于一些便携式计算装置例如依靠电池能量可以在远程运行。随着更多的功能被集成到便携式计算装置中，减少功耗的需要变得日益重要，例如，对于延长的时间段保持电池的能量。而且，一些便携式计算装置包括液晶显示器(LCD)或“平板”显示器。LCD消耗大部分保存的电池能量。为了减少LCD的能耗(并增加电池的寿命)，可能要降低LCD的背光亮度。然而，减少背光亮度可能降低显示图像的质量。附图说明参考附图进行详细的描述。在附图中，附图标记的最左边的数字确定其中该附图标记首先出现的附图。在不同附图中使用相同的附图标记表示相似或相同的部件。图1和5示出计算系统实施例的方框图，其可以用于实现此处讨论的各个实施例；图2示出依据本专利技术的实施例的显示系统部分的方框图；图3示出依据本专利技术的实施例的时序图；图4示出依据一个实施例调整显示装置的刷新速度的方法的实施例的流程图。具体实施例方式在以下的描述中，为了充分理解各个实施例而阐述了大量的具体细节。然而，某些实施例可以被实施而不用这些具体细节。在其他情况中，没有详细描述已知的方法、程序、元件和电路，以便不使特定的实施例不清楚。此处讨论的一些实施例可以提供有效的机制，以调整显示装置(例如LCD或平板显示器)的能耗。在实施例中，可以调整显示装置的刷新速度以减少能耗，例如，而不生成人的肉眼可看见的图像假象或干扰。而且，此处讨论的一些实施例可以用在各种计算系统如参考图1-5讨论的那些系统中。更特别地，图1示出了根据本专利技术实施例的计算系统100的方框图。计算系统100可以包括一个或多个中央处理单元(CPU)或处理器102-1到102-N(在此处共同称为“处理器102”或“多个处理器102”)，其通过互连的网络(或总线)104通信。处理器102可以包括通用处理器、网络处理器(其处理通过计算机网络103通信的数据)或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。而且，处理器102可以具有单个或多个内核的设计，例如，一个或多个处理器102可以包括一个或多个处理器内核105-1到105-N(在此处共同称为“内核105”或“多个内核105”)。具有多核设计的处理器102可以在同一集成电路(IC)管芯上集成不同类型的处理器内核105。而且，具有多核设计的处理器102可以实施为对称或不对称的多处理器。在实施例中，一个或多个处理器102可以包括一个或多个高速缓冲存储器106-1到106-N(在此处共同称为“高速缓冲存储器106”或“多个高速缓冲存储器106”)。高速缓冲存储器106可以被共享(例如，被一个或多个内核105)或专用的(例如级别1(L1)高速缓冲存储器)。而且，高速缓冲存储器106可以存储处理器102的一个或多个元件，例如内核105利用的数据(例如，包括指令)。例如，高速缓冲存储器106可以在本地存储已存储在存储器107中的数据，以便由处理器102的元件更快地访问。在实施例中，高速缓冲存储器106(其可以被共享)可以包括中级的高速缓冲存储器和/或最后级高速缓冲存储器(LLC)。处理器102的各种元件可以通过总线或互连网络和/或存储器控制器或集线器与高速缓冲存储器106直接通信。芯片组108也可以与互联网104通信。芯片组108可以包括图形和存储器控制集线器(GMCH)109，其在这里更通常被称作存储器控制集线器(MCH)109。MCH 109可以包括与存储器107通信的存储器控制器110。存储器107可以存储数据，包括由处理器102或包括在计算系统100中的任何其他装置执行的指令序列。在本专利技术的一个实施例，存储器107可以包括一个或多个易失性存储(或存储器)装置，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其他类型的存储装置。还可以利用非易失性存储器，例如硬盘。附加装置可以通过互联网104通信，例如多系统存储器。MCH 109还可以包括图形接口控制器114和刷新速度逻辑电路115。正如此处将进一步讨论的，例如，参照图2-4，逻辑电路105可以引起显示装置116的刷新速度的转变。图形接口控制器114可以与显示装置116通信，例如，以显示与存储在存储器107中的数据对应的一个或多个图像帧。显示装置116可是任何类型的显示装置，如平板显示器(包括LCD、场发射显示器(FED)、或等离子显示器)或具有阴极射线管(CRT)的显示器装置。在本专利技术的一个实施例中，图形接口控制器114可以通过低压差分信号(LVDS)接口、数字视频接口(DVI)或高精度多媒体接口(HDMI)与显示装置116通信。而且，显示装置116可以通过例如信号转换器与图形接口控制器114通信，该信号转换器将存储在存储装置如视频存储器或系统存储器(如存储器107)中的图像的数字表示转换为由显示装置116解释和显示的显示信号。集线器接口118可以允许MCH 109和输入/输出控制集线器(ICH)120通信。ICH 120可以提供接口到与计算系统100通信的I/O装置。ICH 120可以通过外围桥(或控制器)124与总线122通信，所述外围桥例如外围元件互连(PCI)桥、通用串行总线(USB)控制器或其它类型的外围桥或控制器。桥124可以在CPU 102和外围装置之间提供数据路径。可以利用其它类型的拓扑。而且，多个总线可以与ICH 120通信，例如，通过多个桥或控制器。而且，在本专利技术的各种实施例中，与ICH 120通信的其它外围装置可以包括集成驱动电子设备(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持设备(例如，数字视频接口(DVI))或其它装置。总线122可以与音频装置126、一个或多个磁盘驱动器128和网络接口装置130(其与计算机网络103通信)通信。其它装置可以通过总线122通信。而且，在本专利技术的一些实施例中各种元件(例如网络接口装置130)可以与MCH 109通信。此外，可以将处理器102和MCH 109组合以形成单个芯片。而且，在本专利技术的其它实施例中，图形控制器114和/或逻辑电路115可以包括在显示装置116中。而且，计算系统100可以包括易失性和/或非易失性存储器(或存储装置)。例如，非易失性存储器可以包括以下一个或多个存储器只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除EPROM(EEPROM)、磁盘驱动器(例如，磁盘驱动器128)、软盘、压缩盘ROM(CD-ROM)、数字通用盘(DVD)、闪存、磁光盘或其它类型的能存储电子数据(例如，包括指令)的非易失性机器可读介质。图2示出根据本专利技术的实施例的显示系统200部分的方框图。如图2所示，系统200可以包括图形接口控制器114、刷新速度逻辑电路115和显示装置116。逻辑电路115可以接收来自一个或多个传感器202的信号。在一个实施例中，可以提供与图1中的计算系统100的各个元件最近的一个本文档来自技高网...

【技术保护点】
一种装置，包括：生成信号以转换显示器的刷新速度的第一逻辑电路；以及响应于所述生成的信号且在驱动该显示器的一部分的最后像素之后使所述显示器从第一刷新速度转换到第二刷新速度的第二逻辑电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M瓦斯克斯，A布豪米克，K卡诺斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]