扫描驱动器制造技术

一种扫描驱动器，用于液晶显示器。扫描驱动器包括第一与第二地址逻辑单元、第一与第二电平移位单元、及一译码单元。第一地址逻辑单元依据控制讯号，于第Ｋ个时钟周期内，致能Ｎ个第一地址讯号的第ｉ个第一地址讯号。ｉ等于Ｋ／Ｎ的余数。第二地址逻辑单元依据控制讯号，于第Ｋ个时钟周期内，致能Ｍ个第二地址讯号的一第ｊ个第二地址讯号。ｊ等于Ｋ／Ｎ的商数加１。第一与第二电平移位单元分别提升第一与第二地址讯号的讯号摆幅。当第ｉ个第一地址讯号与第ｊ个第二地址讯号均为致能时，译码单元致能Ｍ×Ｎ个扫描讯号的一第（ｊ－１）×Ｎ＋ｉ个扫描讯号。

【技术实现步骤摘要】

本专利技术涉及一种扫描驱动器，特别是涉及一种使用两组地址讯号来决 定扫描讯号的扫描驱动器。
技术介绍
图1示出了具有256个扫描讯号的传统扫描驱动器100的架构图。扫 描驱动器100包括移位緩存器110、控制单元120、电平移位单元130与输 出緩沖单元140。移位緩存器110接收一起始讯号DIO与时钟讯号CPV。当 起始讯号DIO转为致能时，移位缓存器110始依据时钟讯号CPV,于256个 时钟周期依序致能地址讯号A (1)至A (256)。控制单元120接收地址讯号A (1) 至A (256),依据控制讯号XON进一步决定是否强制致能所有地址讯号A(l) 至A(256)。电平移位单元130接收地址讯号A(l)至A(256),并提高地址讯 号A(l)至A(256)的讯号摆幅。输出緩沖单元140接收经提高讯号摆幅的地 址讯号A (1)至A (256),緩冲后输出对应地址讯号A (1)至A (256)的扫描讯号 G(1)至G(256)。图2示出了电平移位单元130与输出緩冲单元140中，对应每个地址 讯号的电平移位电路131与输出緩冲电路141的电路图。扫描驱动器IOO输 出256个地址讯号，因此需要256个图2的电平移位电路131与输出缓冲电 路141。在图2中，电平移位电路131是以接收地址讯号A ( 1 ),由缓冲电 路141输出对应此地址讯号的扫描讯号G ( 1 )为例。地址讯号A ( 1 )包括 差动讯号A1N与A1P。由于电平移位电路131内的晶体管需考虑彼此间的尺寸比例，因此电 平移位电路131所占的面积很大。如此一来，扫描驱动器的成本即会增加。
技术实现思路
本专利技术涉及一种扫描驱动器，于MxN个时钟周期内，藉由分别致能N 个第一地址讯号之一与M个第二地址讯号之一，分别致能MxN个扫描讯号之一。根据本专利技术(的第一方面)，提出一种扫描驱动器。此扫描驱动器用于 一液晶显示器。此扫描驱动器包括一第一地址逻辑单元、 一第二地址逻辑单 元、第一电平移位单元、第二电平移位单元与一译码单元。第一地址逻辑单元依据一第一控制讯号，于一第K个时钟周期内，致能N个第一地址讯号的 一第i个第一地址讯号。i等于K/N的余数。当K为N的倍数时，i等于N。 第二地址逻辑单元依据第一控制讯号，于第K个时钟周期内，致能M个第二 地址讯号的一第j个第二地址讯号。j等于K/N的商数加1。第一电平移位 单元用以提升第一地址讯号的讯号摆幅。第二电平移位单元用以提升第二地 址讯号的讯号摆幅。当第i个第一地址讯号为致能，且第j个第二地址讯号 为致能时，译码单元致能MxN个扫描讯号的一第(j-l) xN+i个扫描讯号。 其中，K、 M与N分别为一正整数，i为小于或等于N的正整数，j为小于或 等于M的正整数。为使本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并结合 附图详细说明如下。附图说明图1示出了具有256个扫描讯号的传统扫描驱动器的架构图。图2示出了电平移位单元与输出緩冲单元中，对应每个地址讯号的电平 移位电路与输出緩冲电路的电路图。图3示出了本专利技术实施例的扫描驱动器的架构图。图4示出了本专利技术实施例的扫描驱动器的第 一地址讯号、第二地址讯号、 控制讯号与时钟讯号的时序图。图5示出了本专利技术实施例的扫描驱动器的译码单元与输出緩冲单元内的 译码电路与输出缓冲电路的电路图。图6示出了另一种或非门(N0R)译码电路的电路图。图7示出了本专利技术另一实施例的扫描驱动器。图8示出了图7的扫描驱动器的译码单元内部的译码电路的架构图。 图9示出了图8的译码电路与图7的緩冲单元内部的緩冲电路的电路图。附图符号说明<table>table see original document page 6</column></row><table>具体实施例方式请参照图3，其示出了本专利技术实施例的扫描驱动器的架构图。在图3中， 扫描驱动器300用于一液晶显示器。扫描驱动器300包括一第一地址逻辑单 元311、第二地址逻辑单元312、电平移位单元331、 332与译码单元340。第一地址逻辑单元311接收时钟讯号CPV与控制讯号DIO。第一地址逻 辑单元311依据控制讯号DI0，于一第K个时钟周期T (K)内，致能N个第 一地址讯号的一第i个第一地址讯号X(i)。其中，i为小于或等于N的正整 数。i等于K/N的余数。当K为N的倍数时，i等于N。在本专利技术实施例中， N是以16为例作说明。第二地址逻辑单元312依据控制讯号DIO,于第K个时钟周期T ( K )内， 致能M个第二地址讯号的一第j个第二地址讯号Y(j)。 j为小于或等于M的 正整数。j等于K/N的商数加l。在本专利技术实施例中，M亦以16为例作说明。电平移位单元331用以提升第一地址讯号X(l)至X ( 16 )的讯号摆幅。 电平移位单元332用以提升第二地址讯号Y(l)至Y(16)的讯号摆幅。当第一地址讯号X(i)为致能，且第二地址讯号Y(j)为致能时，译码单 元340致能MxN个扫描讯号的一第(j-1) x N + i个扫描讯号。其中，K是小于或等于MxN的正整数。在本专利技术实施例中，K小于256。图4示出了本专利技术实施例的扫描驱动器300的第一地址讯号X(l)至 X(16)、第二地址讯号Y(1)至Y(16)、控制讯号DIO与时钟讯号CPV的时序 图。请同时参考图3与图4。以下举例说明本专利技术实施例的扫描驱动器400 的动作。在本专利技术实施例中，控制讯号DIO为一起始讯号。当控制讯号DIO转为 致能时，第一地址逻辑单元311即于一第1个时钟周期T ( 1 )内，致能第1个第一地址讯号X(l)。而第二地址逻辑单元312致能第二地址讯号Y(l)。 第一地址讯号X(l)与第二地址讯号Y(l)分别经电平移位单元331与332提 升讯号摆幅。之后，译码单元340依:提致能的第一地址讯号X(l)与第二地址 讯号Y (1),致能第1个扫描讯号G (1 )。之后，于第2个至第16个时钟周期T (2)至T (16)，第一地址逻辑单 元311分别依序致能第一地址讯号X(2)至X(16)，而第二地址逻辑单元312 仍致能第二地址讯号Y(l)。译码单元340依据分别致能的第一地址讯号X(2) 至X(16),与致能的第二地址讯号Y(l),输出扫描讯号G (2)至G (16)。于第1至第16个时钟周期，16个第一地址讯号X(l)至X(16)均已致能 过。之后，于第17至第32个时钟周期，第二地址逻辑电路312致能第二地 址讯号Y(2),而第一地址逻辑电3各311再分別依序致能第一地址讯号X(l) 至X(16)。译码单元340分别依据致能的第一地址讯号X(1)至X(16),与致 能的第二地址讯号Y(2)，致能扫描讯号G (l7 )至G ( 32 )。之后，第一与第二地址逻辑电路以上述方式致能第一与第二地址讯号。 直到第241至256个时钟周期T (241)至T ( 256 )，第二地址逻辑电路312致 能第二地址讯号Y(16),而第一地址逻辑电路311再分别依序致能第一地址 讯号X(1)至X(16)。译码单元340依序致能扫描讯号G (241)至G ( 256 )。本专利技术实施例的扫描驱动器本文档来自技高网...

【技术保护点】
一种扫描驱动器，用于一液晶显示器，该扫描驱动器包括：一第一地址逻辑单元，依据一第一控制讯号，于一第Ｋ个时钟周期内，致能Ｎ个第一地址讯号的一第ｉ个第一地址讯号，ｉ等于Ｋ／Ｎ的余数，当Ｋ为Ｎ的倍数时，ｉ等于Ｎ；一第二地址逻辑单元，依据该第一控制讯号，于该第Ｋ个时钟周期内，致能Ｍ个第二地址讯号的一第ｊ个第二地址讯号，ｊ等于Ｋ／Ｎ的商数加１；一第一电平移位单元，用以提升所述第一地址讯号的讯号摆幅；一第二电平移位单元，用以提升所述第二地址讯号的讯号摆幅；一译码单元，当该第ｉ个第一地址讯号为致能，且该第ｊ个第二地址讯号为致能时，该译码单元致能Ｍ×Ｎ个扫描讯号的一第（ｊ－１）×Ｎ＋ｉ个扫描讯号；其中，Ｋ、Ｍ与Ｎ分别为一正整数，ｉ为小于或等于Ｎ的正整数，ｊ为小于或等于Ｍ的正整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：王建国，吴欣晔，洪绍评，赵晋杰，
申请(专利权)人：瑞鼎科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]