容错系统技术方案

本发明专利技术提供一种容错系统。容错系统(1)包括：主虚拟机(120)，具有执行字节码并输出基于与执行的字节码相关的信息的同步信息的同步信息生成部(124)、以及拦截从外部输入的中断的第一中断拦截部(122)；以及次虚拟机(220)，具有基于同步信息执行字节码的同步执行部(224)、以及拦截中断的第二中断拦截部(222)。同步信息生成部(124)在取得中断的情况下，基于中断执行字节码。第一中断拦截部(122)将包含于字节码的接受中断的指令的执行中输入的中断输出到同步信息生成部(124)。中断输出到同步信息生成部(124)。中断输出到同步信息生成部(124)。

【技术实现步骤摘要】
容错系统


[0001]本专利技术涉及一种容错系统。

技术介绍

[0002]以往，已知一种容错系统，能够将由主虚拟机输入的虚拟中断定时准确地传递到次虚拟机，并且在次虚拟机中在相同的定时输入虚拟中断(例如参照专利文献1)。
[0003]专利文献1：日本专利公开公报特开2014
‑
59749号

技术实现思路

[0004]需要一种以低负荷动作的容错系统。
[0005]本专利技术是鉴于上述问题而完成的，其目的在于提供一种能够以低负荷动作的容错系统。
[0006]几个实施方式的容错系统包括：主虚拟机，具有执行字节码并输出基于与执行的字节码相关的信息的同步信息的同步信息生成部、以及拦截从外部输入的中断的第一中断拦截部；以及次虚拟机，具有基于所述同步信息执行所述字节码的同步执行部、以及拦截所述中断的第二中断拦截部，所述同步信息生成部在取得所述中断的情况下，基于所述中断执行所述字节码，在所述字节码包含接受所述中断的指令的情况下，所述第一中断拦截部将接受所述中断的指令的执行中输入的所述中断输出到所述同步信息生成部。通过上述方式，能够减小用于冗余化的处理量或程序大小。其结果是，实现能够以低负荷动作的容错系统。
[0007]在一实施方式的容错系统中，也可以为，所述字节码包含在执行中接受所述中断的第一指令和在执行中不接受所述中断的第二指令。也可以为，所述第一中断拦截部将所述同步信息生成部执行所述第一指令的过程中输入的所述中断输出到所述同步信息生成部，不将在所述同步信息生成部执行所述第二指令的过程中输入的所述中断输出到所述同步信息生成部。通过上述方式，能够不执行复杂的定时调整，根据需要接受中断并实现冗余化。其结果是，实现能够以低负荷动作的容错系统。
[0008]在一实施方式的容错系统中，也可以为，所述中断包括由所述第一指令接受的第一中断和不由所述第一指令接受的第二中断。也可以为，所述第一中断拦截部与所述同步信息生成部执行中的指令无关地拦截所述第二中断，在所述同步信息生成部执行所述第二指令的过程中拦截所述第一中断。通过上述方式，能够简单地执行第二中断的拦截。即，降低中断拦截部的处理负荷。其结果是，实现能够以低负荷动作的容错系统。
[0009]在一实施方式的容错系统中，也可以为，所述同步信息包含确定所述同步信息生成部执行的字节码的信息。通过上述方式，中断拦截部容易基于同步信息来判断是否拦截第一中断。即，降低中断拦截部的处理负荷。其结果是，实现能够以低负荷动作的容错系统。
[0010]在一实施方式的容错系统中，也可以为，所述字节码包含从外部取得数据的输入指令。也可以为，所述同步信息生成部将与执行所述输入指令而取得的数据相关的信息作
为所述同步信息输出。通过上述方式，次虚拟机能够基于同步信息取得从外部输入的数据。因此，包括次虚拟机的次机可以不与外部进行通信。其结果是，减轻容错系统的负荷，并且实现能够以低负荷动作的容错系统。
[0011]在一实施方式的容错系统中，也可以为，所述中断包含定时器处理。通过上述方式，容错系统不是无条件地拦截中断而能够接受必要的中断。其结果是，提高容错系统的有用性。
[0012]在一实施方式的容错系统中，也可为，所述中断包含网络收发处理。通过上述方式，容错系统不是无条件地拦截中断而能够接受必要的中断。其结果是，提高容错系统的有用性。
[0013]根据本专利技术，提供一种能够以低负荷动作的容错系统。
附图说明
[0014]图1是表示比较例的容错系统的框图。
[0015]图2是表示一实施方式的容错系统的构成例的框图。
[0016]图3是表示网络处理部的构成例的框图。
[0017]图4是表示执行字节码的构成例的框图。
[0018]图5是表示执行字节码的步骤的一例的流程图。
[0019]图6是表示次VM继续执行字节码的步骤的一例的流程图。
[0020]图7是表示其他实施方式的容错系统的构成例的框图。
[0021]附图标记说明：
[0022]1：容错系统；
[0023]100：主机(110：应用程序、110A～110N：第一～第N应用程序、120：主VM、120A～120N：第一～第N主VM、122：中断拦截部、124：同步信息生成部、130：主OS)；
[0024]140：硬件(142：CPU、144：存储器、146：NIC)；
[0025]150：网络处理部(152：网络协议栈、154：外部通信用虚拟NIC、156：同步通信用虚拟NIC、158：虚拟L2SW)；
[0026]200：次机(210：应用程序、210A～210N：第一～第N应用程序、220：次VM、220A～220N：第一～第N次VM、222：中断拦截部、224：同步执行部、230：次OS)；
[0027]240：硬件(242：CPU、244：存储器、246：NIC)；
[0028]250：网络处理部；
[0029]300：网络；
[0030]500：外部设备。
具体实施方式
[0031](比较例)
[0032]如图1所示，比较例的容错系统9包括主机800和次机900。主机800和次机900经由网络300连接成能够通信。主机800和次机900双方都执行相同的处理。在主机800发生故障的情况下，次机900接管处理。通过上述方式，作为容错系统9整体继续进行处理。
[0033]主机800包括硬件840，在硬件840上使主OS(Operating System操作系统)830或管
理程序动作。主机800在主OS830上或管理程序上使主VM(Virtual Machine虚拟机)820动作。主VM820包括虚拟中断生成部822和同步信息生成部824。主机800在主VM820上使主客户OS812和应用程序810动作。
[0034]次机900包括硬件940，在硬件940上使次OS930或管理程序动作。次机900在次OS930上或管理程序上使次VM920动作。次VM920包括虚拟中断输入转换部922和同步修正部924。次机900在次VM920上使次客户OS912和应用程序910动作。
[0035]主机800和次机900以应用程序810和应用程序910的处理成为相同的处理的方式使应用程序810和应用程序910动作。通过上述方式，在主机800发生故障的情况下，次机900能够接管处理。应用程序810、910在不进行区分的情况下简称为应用程序。
[0036]硬件840包括CPU(Central Processing Unit中央处理器)842、存储器844和NIC(Network Interface Controller网络接口控制器)846。硬件940包括CPU942、存储器944和NIC946。硬件840、940在不进行区分的情况下简称为硬件。
[0037]CPU842、942可以是相互相同或类似的构成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种容错系统，其特征在于，包括：主虚拟机，具有执行字节码并输出基于与执行的字节码相关的信息的同步信息的同步信息生成部、以及拦截从外部输入的中断的第一中断拦截部；以及次虚拟机，具有基于所述同步信息执行所述字节码的同步执行部、以及拦截所述中断的第二中断拦截部，所述同步信息生成部在取得所述中断的情况下，基于所述中断执行所述字节码，所述第一中断拦截部将包含于所述字节码的接受所述中断的指令的执行中输入的所述中断输出到所述同步信息生成部。2.根据权利要求1所述的容错系统，其特征在于，所述字节码包含在执行中接受所述中断的第一指令和在执行中不接受所述中断的第二指令，所述第一中断拦截部将在所述同步信息生成部执行所述第一指令的过程中输入的所述中断输出到所述同步信息生成部，不将在所述同步信息生成部执行所述第二指令的过程中输入的所述中断输出到所述同步信...

【专利技术属性】
技术研发人员：吉田善贵，
申请(专利权)人：横河电机株式会社，
类型：发明
国别省市：