【技术实现步骤摘要】
一种阵列基板及其制作方法、显示装置
[0001]本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法、显示装置。
技术介绍
[0002]随着显示产品分辨率的提升，显示产品中用于驱动显示产品显示的晶体管的尺寸越来越小，这种缩小晶体管尺寸的方法虽然能够减小负载，提升显示产品的像素开口率，但是由于制作晶体管时，刻蚀时间不变，导致晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率。
技术实现思路
[0003]本专利技术的目的在于提供一种阵列基板及其制作方法、显示装置，用于解决显示产品中，晶体管中的部分膜层在爬坡的位置容易发生断裂，从而降低显示产品的良率的问题。
[0004]为了实现上述目的，本专利技术提供如下技术方案：
[0005]本专利技术的第一方面提供一种阵列基板，包括：基底和设置于所述基底上的多个晶体管结构，每个所述晶体管结构均包括：
[0006]栅极图形；
[0007]位于所述栅极图形背向所述基底的一侧的有源图形，所述有源图形包括相对设置的两个电极接触区...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基底和设置于所述基底上的多个晶体管结构，每个所述晶体管结构均包括：栅极图形；位于所述栅极图形背向所述基底的一侧的有源图形，所述有源图形包括相对设置的两个电极接触区，以及位于所述两个电极接触区之间的沟道区；位于所述有源图形背向所述基底的一侧的两个电极图形，所述两个电极图形与所述两个电极接触区一一对应，所述电极图形包括相耦接的第一电极子图形和第二电极子图形，所述第一电极子图形在所述基底上的正投影与对应的所述电极接触区在所述基底上的正投影具有第一交叠区域，在该第一交叠区域，所述第一电极子图形与位于对应的所述电极接触区的有源图形耦接，所述第二电极子图形覆盖所述栅极图形的部分第一边界，所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第一边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。2.根据权利要求1所述的阵列基板，其特征在于，所述有源图形在所述基底上的正投影被所述栅极图形在所述基底上的正投影覆盖，所述第二电极子图形覆盖所述有源图形的部分第二边界；所述第二电极子图形在所述基底上的正投影的延伸方向，与所述部分第二边界在所述基底上的正投影的延伸方向之间所呈的夹角小于90度。3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：多条栅线，所述多个晶体管形成沿第一方向依次排列的多行晶体管行，每行所述晶体管行均包括沿第二方向间隔设置的多个所述晶体管结构，所述栅线与所述晶体管行一一对应，所述栅线与对应的所述晶体管行中包括的晶体管结构的栅极图形分别耦接；挡墙结构，至少部分所述挡墙结构在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。4.根据权利要求3所述的阵列基板，其特征在于，所述栅极图形在所述基底上的正投影位于相邻的两个挡墙结构在所述基底上的正投影之间。5.根据权利要求3所述的阵列基板，其特征在于，所述两个电极图形包括输入电极图形和输出电极图形；所述输出电极图形包括依次耦接的所述第一电极子图形，所述第二电极子图形和第三电极子图形，所述第二电极子图形位于所述第一电极子图形和所述第三电极子图形之间，在所述第三电极子图形所在的晶体管结构中，该第三电极子图形位于所述第一电极子图形远离所述输入电极图形的一侧；所述挡墙结构包括由所述第三电极子图形延伸出的第一挡墙部，所述第一挡墙部在所述基底上的正投影，位于同一条栅线耦接的相邻的两个栅极图形在所述基底上的正投影之间。6.根据权利要求5所述的阵列基板，其特征在于，所述挡墙结构还包括由所述第三电极子图形延伸出的第二挡墙部；所述第三电极子图形在所述基底上的正投影，由该第三电极子图形延伸出的所述第一挡墙部在所述基底上的正投影，以及由该第三电极子图形延伸出的所述第二挡墙部在所述基底上的正投影，均位于同一组相邻的栅极图形在所述基底上的正投影之间，且所述第一挡墙部在所述基底上的正投影位于所述第二挡墙部在所述基底上的正投影，与该同一组相
邻的栅极图形中的第一栅极图形在所述基底上的正投影之间；所述第二挡墙部在所述基底上的正投影位于所述第一挡墙部在所述基底上的正投影，与该同一组相邻的栅极图形中的第二栅极图形在所述基底上的正...
【专利技术属性】
技术研发人员：许卓，杨海刚，朴正淏，马晓峰，
申请(专利权)人：重庆京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。