半导体器件的制作方法技术

本公开实施例公开了一种半导体器件的制作方法。所述方法包括：形成覆盖衬底的第一掩膜层；形成贯穿第一掩膜层、且底部停留在衬底内的隔离结构；其中，隔离结构的顶部宽度大于隔离结构的底部宽度；形成覆盖第一掩膜层和隔离结构的第二掩膜层；在第二掩膜层中形成开口；其中，开口，显露部分隔离结构以及位于隔离结构外围的部分第一掩膜层；通过开口，去除显露的隔离结构、显露的第一掩膜层以及位于第一掩膜层下方的部分衬底，形成凹槽；其中，凹槽的底部位于衬底内；第一掩膜层的去除速率小于或等于隔离结构的去除速率；填充凹槽，形成导电结构。结构。结构。

【技术实现步骤摘要】
半导体器件的制作方法


[0001]本公开实施例涉及半导体器件领域，尤其涉及一种半导体器件的制作方法。

技术介绍

[0002]随着科技的发展，人们生活中的便携式电子设备越来越多，比如数码相机、MP3、平板电脑和智能手机等。因此，存储器的市场也得到了快速成长，使得存储器的集成度和位密度逐渐增加。
[0003]然而，随着存储器的集成度和位密度的增加，存储器中各元件的特征尺寸越来越小，导致存储器的电性能和可靠性较差。因此，如何在保证存储器的集成度和位密度较高的同时，提高存储器的电性能和可靠性，成为亟待解决的问题。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种半导体器件的制作方法，所述方法包括：
[0005]形成覆盖衬底的第一掩膜层；
[0006]形成贯穿所述第一掩膜层、且底部停留在所述衬底内的隔离结构；其中，所述隔离结构的顶部宽度大于所述隔离结构的底部宽度；
[0007]形成覆盖所述第一掩膜层和所述隔离结构的第二掩膜层；
[0008]在所述第二掩膜层中形成开口；其中，所述开口，显露部分所述隔离结构以及位于所述隔离结构外围的部分所述第一掩膜层；
[0009]通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层以及位于所述第一掩膜层下方的部分所述衬底，形成凹槽；其中，所述凹槽的底部位于所述衬底内；所述第一掩膜层的去除速率小于或等于所述隔离结构的去除速率；
[0010]填充所述凹槽，形成导电结构。
[0011]在一些实施例中，所述显露的隔离结构包括：第一子隔离结构和第二子隔离结构；其中，所述第一子隔离结构位于所述第一掩膜层中，所述第二子隔离结构位于所述衬底中；
[0012]所述通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层以及位于所述第一掩膜层下方的部分所述衬底，形成凹槽；包括:
[0013]通过所述开口，对所述第一子隔离结构和显露的所述第一掩膜层执行第一刻蚀，形成第一子凹槽；其中，所述第一子凹槽的底部显露所述衬底；
[0014]通过所述第一子凹槽，对所述第二子隔离结构和显露的所述衬底执行第二刻蚀，形成第二子凹槽；
[0015]其中，所述凹槽包括连通的所述第一子凹槽和所述第二子凹槽，所述凹槽的顶部开口尺寸大于所述凹槽的底部尺寸；所述第二子凹槽的底部位于所述衬底中；所述第二刻蚀的刻蚀剂不同于所述第一刻蚀的刻蚀剂。
[0016]在一些实施例中，所述通过所述开口，对所述第一子隔离结构和显露的所述第一掩膜层执行第一刻蚀，包括：
[0017]利用第一气体刻蚀所述第一子隔离结构和显露的所述第一掩膜层，以形成所述第一子凹槽；
[0018]所述通过所述第一子凹槽，对所述第二子隔离结构和显露的所述衬底执行第二刻蚀，包括：
[0019]利用所述第一气体和第二气体刻蚀所述第二子隔离结构和显露的所述衬底，以形成所述第二子凹槽。
[0020]在一些实施例中，所述第一气体包括：碳氟类气体；所述第二气体包括：溴化氢和氯气。
[0021]在一些实施例中，所述方法还包括：
[0022]在形成所述凹槽之后，且在形成所述导电结构之前，去除剩余的所述第二掩膜层和剩余的所述第一掩膜层。
[0023]在一些实施例中，所述形成贯穿所述第一掩膜层、且底部停留在所述衬底内的隔离结构，包括：
[0024]形成贯穿所述第一掩膜层、且底部停止在所述衬底中的沟槽；其中，所述沟槽的顶部宽度大于所述沟槽的底部宽度；
[0025]向所述沟槽中填充绝缘材料，以形成所述隔离结构。
[0026]在一些实施例中，所述方法还包括：形成覆盖所述衬底的阻挡层；
[0027]所述形成覆盖衬底的第一掩膜层，包括：形成覆盖所述阻挡层的所述第一掩膜层。
[0028]在一些实施例中，所述通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层以及位于所述第一掩膜层下方的部分所述衬底，形成凹槽，包括：
[0029]通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层、位于显露的所述第一掩膜层下方的所述阻挡层以及位于显露的所述第一掩膜层下方的部分所述衬底，形成所述凹槽。
[0030]在一些实施例中，所述阻挡层的组成材料，包括：氧化硅；所述第一掩膜层的组成材料，包括：氮化硅。
[0031]在一些实施例中，所述隔离结构的组成材料，包括：氧化硅；所述衬底的组成材料，包括：硅或多晶硅。
[0032]在一些实施例中，所述隔离结构的顶面与所述第一掩膜层相对远离所述衬底的表面基本平齐。
[0033]在一些实施例中，所述方法应用于制造三维存储器。
[0034]在一些实施例中，所述三维存储器包括：3D NAND存储器。
[0035]本公开实施例中，通过形成覆盖第一掩膜层和隔离结构的第二掩膜层，并在该第二掩膜层中形成开口，由于第一掩膜层的去除速率小于或等于隔离结构的去除速率，通过该开口可去除位于衬底上方的第一掩膜层和隔离结构，可使得所形成的凹槽更接近预设图案，在填充凹槽形成导电结构后，可减少导电结构漏电现象的发生，有利于提高存储器的电性能和可靠性。
附图说明
[0036]图1a至图1e是根据相关技术示出的一种半导体器件的制作方法的结构示意图；
[0037]图2a和图2b是根据一种实施例示出的一种半导体器件的电镜测试图；
[0038]图3是根据本公开实施例示出的一种半导体器件的制作方法的流程示意图；
[0039]图4a至图4g是根据本公开实施例示出的一种半导体器件的制作方法的结构示意图。
具体实施方式
[0040]下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0041]在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
[0042]可以理解的是，本公开的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
[0043]在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0044]在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：形成覆盖衬底的第一掩膜层；形成贯穿所述第一掩膜层、且底部停留在所述衬底内的隔离结构；其中，所述隔离结构的顶部宽度大于所述隔离结构的底部宽度；形成覆盖所述第一掩膜层和所述隔离结构的第二掩膜层；在所述第二掩膜层中形成开口；其中，所述开口，显露部分所述隔离结构以及位于所述隔离结构外围的部分所述第一掩膜层；通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层以及位于所述第一掩膜层下方的部分所述衬底，形成凹槽；其中，所述凹槽的底部位于所述衬底内；所述第一掩膜层的去除速率小于或等于所述隔离结构的去除速率；填充所述凹槽，形成导电结构。2.根据权利要求1所述的方法，其特征在于，所述显露的隔离结构包括：第一子隔离结构和第二子隔离结构；其中，所述第一子隔离结构位于所述第一掩膜层中，所述第二子隔离结构位于所述衬底中；所述通过所述开口，去除显露的所述隔离结构、显露的所述第一掩膜层以及位于所述第一掩膜层下方的部分所述衬底，形成凹槽；包括:通过所述开口，对所述第一子隔离结构和显露的所述第一掩膜层执行第一刻蚀，形成第一子凹槽；其中，所述第一子凹槽的底部显露所述衬底；通过所述第一子凹槽，对所述第二子隔离结构和显露的所述衬底执行第二刻蚀，形成第二子凹槽；其中，所述凹槽包括连通的所述第一子凹槽和所述第二子凹槽，所述凹槽的顶部开口尺寸大于所述凹槽的底部尺寸；所述第二子凹槽的底部位于所述衬底中；所述第二刻蚀的刻蚀剂不同于所述第一刻蚀的刻蚀剂。3.根据权利要求2所述的方法，其特征在于，所述通过所述开口，对所述第一子隔离结构和显露的所述第一掩膜层执行第一刻蚀，包括：利用第一气体刻蚀所述第一子隔离结构和显露的所述第一掩膜层，以形成所述第一子凹槽；所述通过所述第一子凹槽，对所述第二子隔离结构和显露的所述衬底执行第二刻蚀，包括：利用所述第一气体和第二气体刻蚀所述第...

【专利技术属性】
技术研发人员：张志雄，谢海波，梁玲，李刚，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：