一种三维存储器及其制造方法技术

本申请提供了一种三维存储器及其制造方法。所述方法包括：形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；所述第一开口包括沿第一方向交替设置的第一部分和第二部分；通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。本申请的实施例提供的方法形成栅缝隙时，能够避免出现整条栅缝隙贯穿整个堆叠结构而导致的存储块倾斜甚至坍塌的情况。存储块倾斜甚至坍塌的情况。存储块倾斜甚至坍塌的情况。

【技术实现步骤摘要】
一种三维存储器及其制造方法


[0001]本申请涉及半导体制造
，尤其涉及一种三维存储器及其制造方法。

技术介绍

[0002]随着集成电路的发展，半导体存储器需要具有更高的集成密度。传统的二维及平面半导体存储器，受限制于半导体材料的性质，其存储密度已经达到临界点，并且产品的质量还十分依赖于掩膜工艺，因此，想要提高集成密度十分困难。
[0003]三维存储器由于其功耗低和集成密度高等优点，已经在电子产品中得到了越来越广泛的应用。为了提高三维存储器的存储容量，其堆叠结构的层数也越来越多，大大地增加了在堆叠结构中形成栅缝隙的难度。

技术实现思路

[0004]有鉴于此，本申请为解决现有技术中存在的至少一个技术问题而提供一种三维存储器及其制造方法。
[0005]为达到上述目的，本申请的技术方案是这样实现的：
[0006]本申请的第一方面提供了一种三维存储器的制造方法，所述方法包括：
[0007]形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；
[0008]所述第一开口包括沿第一方向交替设置的第一部分和第二部分；
[0009]通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。
[0010]根据本申请的一种实施方式，所述第一部分与所述第二部分连通。
[0011]根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一部分的宽度大于所述第二部分的宽度。
[0012]根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽连通，以构成栅缝隙。
[0013]根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽的深度比例范围为10～50。
[0014]根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一沟槽的宽度和所述第二沟槽的宽度的比例范围为2～10。
[0015]根据本申请的一种实施方式，所述第一沟槽在第一方向上的长度大于所述第二沟槽在第一方向上的长度。
[0016]根据本申请的一种实施方式，所述方法还包括：
[0017]在所述第一沟槽中沉积隔离材料，以在所述第一沟槽的侧壁上形成隔离层；
[0018]在所述第一沟槽中填充导电材料，以形成公共源极。
[0019]根据本申请的一种实施方式，所述方法还包括：
[0020]在所述第一沟槽和第二沟槽中填充隔离材料，以形成隔离结构。
[0021]根据本申请的一种实施方式，所述通过所述第一开口对堆叠结构进行刻蚀，包括：
[0022]通过所述第一开口对所述堆叠结构进行等离子体干法刻蚀。
[0023]根据本申请的一种实施方式，所述方法还包括：
[0024]通过所述第一沟槽去除所述堆叠结构中的牺牲层以形成间隙，通过所述第一沟槽将导电材料填充到所述间隙中，以形成栅极层。
[0025]根据本申请的一种实施方式，所述掩膜层还包括：
[0026]沿所述第一方向延伸的第二开口；在垂直于所述第一方向的第二方向上，所述第二开口的宽度小于所述第一部分的宽度；
[0027]在通过所述第一开口对所述堆叠结构进行刻蚀的同时，通过所述第二开口对所述堆叠结构进行刻蚀以形成第三沟槽，所述第三沟槽的深度小于所述第一沟槽的深度。
[0028]根据本申请的一种实施方式，所述第三沟槽为顶层选择栅切口。
[0029]根据本申请的一种实施方式，形成掩膜层之前，所述方法还包括：
[0030]形成贯穿所述堆叠结构的沟道孔和虚设沟道孔；
[0031]在所述沟道孔中形成存储结构。
[0032]本申请的第二方面提供了一种三维存储器，所述三维存储器包括：
[0033]堆叠结构；
[0034]位于所述堆叠结构内的栅缝隙，所述栅缝隙包括沿第一方向交替设置的第一沟槽和第二沟槽；所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。
[0035]根据本申请的一种实施方式，所述第一沟槽与所述第二沟槽连通。
[0036]根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一沟槽的宽度大于所述第二沟槽的宽度。
[0037]根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽的深度比例范围为10～50。
[0038]根据本申请的一种实施方式，在垂直于所述第一方向的第二方向上，所述第一沟槽的宽度和所述第二沟槽的宽度的比例范围为2～10。
[0039]根据本申请的一种实施方式，所述第一沟槽在第一方向上的长度大于所述第二沟槽在第一方向上的长度。
[0040]根据本申请的一种实施方式，所述第一沟槽内形成有公共源极。
[0041]根据本申请的一种实施方式，所述栅缝隙内填充有隔离材料。
[0042]根据本申请的一种实施方式，所述第一沟槽和所述第二沟槽通过等离子体干法刻蚀工艺形成。
[0043]根据本申请的一种实施方式，所述三维存储器还包括：
[0044]沿第一方向延伸的第三沟槽；在垂直于所述第一方向的第二方向上，所述第三沟槽的宽度小于所述第一沟槽的宽度；所述第三沟槽的深度小于所述第一沟槽的深度。
[0045]根据本申请的一种实施方式，所述三维存储器还包括：
[0046]沿第一方向延伸的顶层选择栅切线。
[0047]根据本申请的一种实施方式，所述三维存储器还包括：
[0048]贯穿所述堆叠结构的沟道孔和虚设沟道孔；
[0049]所述沟道孔中形成有存储结构。
[0050]本申请提供了一种三维存储器及其制造方法，所述方法包括：形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；所述第一开口包括沿第一方向交替设置的第一部分和第二部分；通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。本申请的实施例中通过一个掩膜层刻蚀形成一连贯的沟槽，该沟槽包括沿第一方向交替的第一沟槽和第二沟槽，这里，第一沟槽贯穿堆叠结构，而第二沟槽并没有贯穿堆叠结构，如此，通过本申请的实施例提供的方法形成栅缝隙时，能够避免出现整条栅缝隙贯穿整个堆叠结构而导致的存储块倾斜甚至坍塌的情况；进一步地，还能够避免出现栅缝隙分段刻蚀时每段栅缝隙两端的刻蚀缺陷。
附图说明
[0051]图1A为本申请实施例提供的刻蚀形成栅缝隙的俯视图；
[0052]图1B为沿着图1A中BB
’
截面的剖视图；
[0053]图1C为沿着图1A中CC
’
截面的剖视图；
[0054]图2为本申请实施例提供的三维存储器的制造工艺步骤；
[0055]图3为本申请实施例提供的三维存储器的制造方法的流程图；
[0056]图4A为本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制造方法，其特征在于，所述方法包括：形成掩膜层，所述掩膜层包括沿第一方向延伸的第一开口；所述第一开口包括沿第一方向交替设置的第一部分和第二部分；通过所述第一开口对堆叠结构进行刻蚀，形成对应于第一部分的第一沟槽和对应于第二部分的第二沟槽，所述第一沟槽贯穿所述堆叠结构，且所述第二沟槽的深度小于所述第一沟槽的深度。2.如权利要求1所述的三维存储器的制造方法，其特征在于，所述第一部分与所述第二部分连通。3.如权利要求1所述的三维存储器的制造方法，其特征在于，在垂直于所述第一方向的第二方向上，所述第一部分的宽度大于所述第二部分的宽度。4.如权利要求1所述的三维存储器的制造方法，其特征在于，所述第一沟槽和所述第二沟槽连通，以构成栅缝隙。5.如权利要求1所述的三维存储器的制造方法，其特征在于，所述第一沟槽和所述第二沟槽的深度比例范围为10～50。6.如权利要求1所述的三维存储器的制造方法，其特征在于，在垂直于所述第一方向的第二方向上，所述第一沟槽的宽度和所述第二沟槽的宽度的比例范围为2～10。7.如权利要求1所述的三维存储器的制造方法，其特征在于，所述第一沟槽在第一方向上的长度大于所述第二沟槽在第一方向上的长度。8.如权利要求1或4所述的三维存储器的制造方法，其特征在于，所述方法还包括：在所述第一沟槽中沉积隔离材料，以在所述第一沟槽的侧壁上形成隔离层；在所述第一沟槽中填充导电材料，以形成公共源极。9.如权利要求1或4所述的三维存储器的制造方法，其特征在于，所述方法还包括：在所述第一沟槽和第二沟槽中填充隔离材料，以形成隔离结构。10.如权利要求1所述的三维存储器的制造方法，其特征在于，所述通过所述第一开口对堆叠结构进行刻蚀，包括：通过所述第一开口对所述堆叠结构进行等离子体干法刻蚀。11.如权利要求1所述的三维存储器的制造方法，其特征在于，所述方法还包括：通过所述第一沟槽去除所述堆叠结构中的牺牲层以形成间隙，通过所述第一沟槽将导电材料填充到所述间隙中，以形成栅极层。12.如权利要求1所述的三维存储器的制造方法，其特征在于，所述掩膜层还包括：沿所述第一方向延伸的第二开口；在垂直于所述第一方向的第二方向上，所述第二开口的宽度小于所述第一部分的宽度；在通过所述第一开口对所述堆叠结构...

【专利技术属性】
技术研发人员：孙鹏，谢飞，王猛，姚森，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：