ZynqUltraScale+SoC配置文件加载重构方法技术

本发明专利技术所述的Zynq UltraScale+SoC配置文件加载重构方法，基于ZYNQ UltraScale+SoC软件架构，解决配置文件加载重构时无法实现三模冗余的问题，通过修改配置文件的FSBL(First

【技术实现步骤摘要】
Zynq UltraScale+ SoC配置文件加载重构方法


[0001]本专利技术涉及一种应用于Xilinx FPGA配置文件的加载重构方法，属于小卫星和微纳卫星设计领域。

技术介绍

[0002]随着国内微电子与软件程序加载技术的快速发展，卫星姿态控制与在轨维护更新水平得以日益提高。
[0003]如后附图1所示，现有Xilinx FPGA在轨三模冗余(TMR，Triple Modular Redundancy)加载重构方法能够实现抗单粒子翻转功能(SEU)，通常选择反熔丝FPGA或Flash型FPGA作为主控器件。Xilinx FPGA配置文件的加载重构模式为从(Slave)模式，如Slave SelectMAP模式。当主控器件同时读取三个Flash单元的数据后通过比对选择正确的值，按照Xilinx FPGA从模式的时序控制，如后附图2所示，将正确的配置文件数据写入Xilinx FPGA以完成配置文件的加载。
[0004]目前星上载荷已逐渐选用Xilinx MPSOC类器件，如ZYNQ UltraScale+ RFSoC系列器件、ZYNQ U1traScale+ RFSoC系列器件，此类器件为FPGA集成ARM与AD/DA等硬核，相应地能够提高星上载荷应用的灵活性。而Xilinx MPSOC器件从Flash中获取配置文件并完成加载，能够支持QSPI、NAND、eMMC和SD卡等多种模式，但上述加载模式均为主模式而非从模式。即MPSOC器件按照上述接口的控制指令和时序，主动地从所支持的Flash器件中读取配置文件以完成加载。
[0005]现有常规的FPGA配置文件三模冗余加载方式，均为主处理器将比对后的数据写入FPGA，该类加载方式明显不适用于Xilinx MPSOC类器件。另外，也可在加载重构处理器中模拟QSPI等Xilinx MPSOC配置接口，以在后续加载过程中解析Xilinx MPSOC器件发出的各种指令、读取Flash数据对比后回复相应数据，虽可完成配置文件的加载，但是上述方式对主控器件硬件资源、时序匹配性和数据处理速度要求极高，并且加载重构处理器中程序实现较为困难、处理流程更为复杂、可靠性较差。
[0006]有鉴于此，特提出本专利申请。

技术实现思路

[0007]本专利技术所述的Zynq UltraScale+ SoC配置文件加载重构方法，在于解决上述现有技术存在的问题而基于ZYNQ UltraScale+ SoC软件架构，解决配置文件加载重构时无法实现三模冗余的问题，通过修改配置文件的FSBL(First
‑
Stage Boot Loader)以重新定义MPSOC器件加载过程中的指令集和Flash ID，以期简化配置加载过程中的指令输出和配置加载时序，实现实时地完成配置文件的三模冗余读取与比对、主动加载时序以可靠地完成配置文件加载。
[0008]为实现上述设计目的，所述的Zynq UltraScale+ SoC配置文件加载重构方法，主要采取的技术手段包括ZYNQ UltraScale+ SoC FSBL更改与加载重构处理器的设计。
[0009]包括以下实现步骤：
[0010]步骤1、生成FPGA烧写文件，导出到SDK，在SDK中建立FSBL工程；
[0011]步骤2、更改FSBL工程下的源文件；
[0012]包括但不仅限于设置QSPI加载时钟速率、更改QSPI加载指令(读、写和重置Flash ID)、设置配置文件最大字节；
[0013]编译修改后的FSBL工程重新生成*.elf文件和配置文件*.bin；
[0014]步骤3、加载重构处理器将配置文件按照三模冗余方式写入固化加载区；
[0015]步骤4、设备重新上电，加载重构处理器选择QSPI主动加载模式，检测SoC加电完成PG标志，释放复位，SoC通过QSPI进行加载；
[0016]步骤5、加载重构处理器收到QSPI加载指令，完成ID指令解析，回复ID信息，正式启动加载过程；
[0017]步骤6、加载重构处理器收到重构数据注入指令，将需重构的配置文件按照三模冗余方式分别写入重构加载区，完成重构配置文件注入；
[0018]步骤7、加载重构处理器上电后，默认固化加载区的配置文件，收到重构加载指令时对SOC进行复位，复位释放后重复执行步骤5以完成重构加载区配置文件的加载。
[0019]综上内容，所述的Zynq UltraScale+ SoC配置文件加载重构方法具有的优点是：
[0020]1、本申请针对性地应用于小卫星或微纳卫星，能够显著地节约硬件存储资源、提高载荷配置文件抗空间单粒子翻转的能力，从而有效地提高软件加载重构时可靠性。
[0021]2、本申请基于使用ZYNQ UltraScale+ SoC平台，配置文件加载重构时按照三模冗余方式写入，更适用于星上、NSV(临近空间飞行器)、弹上、箭上等载荷的配置文件加载重构。同时，本申请也能适用于对配置文件有三模冗余加载重构要求的地面设备。
附图说明
[0022]以下附图是本申请具体实施方式的举例说明。
[0023]图1是现有Xilinx FPGA三模冗余加载方式的示意图；
[0024]图2是如图1所示的配置文件数据写入时8位SelectMAP加载时序图；
[0025]图3是本申请所述Zynq UltraScale+ SoC配置文件加载重构方法的三模冗余框图；
[0026]图4是并行Nor Flash存储区划分示意图；
[0027]图5是本申请所述的加载重构处理器加载流程示意图。
具体实施方式
[0028]实施例1，所述的Zynq UltraScale+ SoC配置文件加载重构方法，按以下步骤执行：
[0029]步骤1、生成FPGA烧写文件，导出到SDK，在SDK中建立FSBL工程；
[0030]使用开发软件Vivado建立对应SoC的开发工程，建立SoC系统开发的BlockDesign，在BlockDesign中将配置文件加载的接口选为QSPI，编译BlockDesign生成FPGA烧写文件，导出到SDK，在SDK中建立FSBL工程；
[0031]步骤2、更改FSBL工程下的源文件；
[0032]包括：更改FSBL中QSPI速率，由于QSPI32启动模式BootRom默认的QSPI时钟为15MHz，根据加载重构处理器性能修改QSPI速率；更改Flash ID信息，加载过程中加载重构处理器回复此处设置的Flash ID，启动后续加载；更改加载过程中QSPI指令集，设置自定义的QSPI读写指令，加载重构处理器采用此处设置的读写指令完成程序加载；
[0033]FSBL加载成功后，FSBL按照设置初始化QSPI接口；编译修改后的FSBL工程重新生成*.elf文件，使用SDK生成SoC的配置文件*.bin；
[0034]步骤3、加载重构处理器将配置文件按照三模冗余方式写本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Zynq UltraScale+SoC配置文件加载重构方法，其特征在于：包括以下实现步骤，步骤1、生成FPGA烧写文件，导出到SDK，在SDK中建立FSBL工程；步骤2、更改FSBL工程下的源文件；编译修改后的FSBL工程重新生成*.elf文件和配置文件*.bin；步骤3、加载重构处理器将配置文件按照三模冗余方式写入固化加载区；步骤4、设备重新上电，加载重构处理器选择QSPI主动加载模式，检测SoC加电完成P...

【专利技术属性】
技术研发人员：王宇航，郭建敏，郭春辉，王帅，
申请(专利权)人：山东航天电子技术研究所，
类型：发明
国别省市：