半导体结构及其形成方法技术

本发明专利技术公开了一种半导体结构及其形成方法。半导体结构包括：第一线路层，第一线路层的表面上具有多个第一线路结构；第二线路层，第二线路层的表面上具有多个第二线路结构，第一线路结构与第二线路结构相对并且电性连接到相应的第二线路结构的表面，其中，多个第一线路结构的表面处作为与多个第二线路结构电性连接的多个电性接点，多个电性接点中的至少两个电性接点的水平位置不同。个电性接点的水平位置不同。个电性接点的水平位置不同。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，具体来说，涉及一种半导体结构及其形成方法。

技术介绍

[0002]针对目前高阶产品所对应的基板(例如，5G应用的FCBGA(倒装芯片球栅格阵列))，其层数的需求会随着产品越来越多(例如，大于12层板)。现行正在开发的扇出基板(FOSub)，主要系采用扇出(Fanout，FO)层取代部分的基板线路层，借以减少基板层数，其中FO层是通过粘胶层方式固接至基板线路结构。
[0003]当FO层固接至基板后会进行雷射钻孔来在FO层中形成连接至基板表面上的焊盘(pad)的导电通孔(via)，以电性连接FO层与基板，但因基板本身制程能力关系，基板上每个焊盘的厚度不均匀，此现象将导致FO层中的有些导电通孔无法连接到焊盘。

技术实现思路

[0004]针对相关技术中的上述问题，本专利技术提出一种半导体结构及其形成方法。
[0005]本专利技术的技术方案是这样实现的：
[0006]根据本专利技术实施例的一个方面，提供了一种半导体结构，包括：第一线路层，第一线路层的表面上具有多个第一线路结构；第二线路层，第二线路层的表面上具有多个第二线路结构，第一线路结构与第二线路结构相对并且电性连接到相应的第二线路结构的表面，其中，多个第一线路结构的表面处作为与多个第二线路结构电性连接的多个电性接点，多个电性接点中的至少两个电性接点的水平位置不同。
[0007]在一些实施例中，第一线路结构包括焊盘，第二线路结构包括导电柱。
[0008]在一些实施例中，第二线路层的介电层的表面上具有多个凹部，多个第二线路结构分别位于多个凹部中并且突出于介电层的表面。
[0009]在一些实施例中，凹部的底部宽度与第一线路结构的顶部宽度的比率在0.8至1.0的范围内。
[0010]在一些实施例中，凹部的顶部宽度与第一线路结构的底部宽度的比率在0.8至1.0的范围内。
[0011]在一些实施例中，凹部的侧壁上超出第一线路结构的侧壁的距离在0.5微米至10微米的范围内，并且距离与第一线路结构的顶部宽度的比率在0.5至1.0的范围内。
[0012]在一些实施例中，多个凹部中的至少两个凹部下方的介电层具有不同厚度。
[0013]在一些实施例中，第一线路结构通过焊料层电性连接到相应的第二线路结构的表面。
[0014]在一些实施例中，多个第二线路结构的多个底面中至少两个底面的水平位置不同。
[0015]在一些实施例中，半导体结构还包括：粘合层，位于第一线路层和第二线路层之间，其中，多个电性接点位于粘合层内。
[0016]根据本专利技术实施例的另一个方面，提供了一种形成半导体结构的方法，包括：提供具有多个第一线路结构的第一线路层以及具有多个第二线路结构的第二线路层，其中，第二线路层的介电层覆盖多个第二线路结构；将多个第一线路结构与第二线路层的介电层相对并且压合，以在介电层中形成与多个第一线路结构对应的多个预定凹部；在多个预定凹部内形成多个导电层；将多个导电层电性连接到多个第一线路结构。
[0017]在一些实施例中，多个预定凹部的深度是与多个第一线路结构的暴露表面水平位置相关，并且，多个第一线路结构中的至少两个第一线路结构的暴露表面水平位置不同，多个预定凹部中的至少两个预定凹部的深度不同。
[0018]在一些实施例中，形成多个导电层包括：将每个导电层形成为高于介电层的表面。
[0019]在一些实施例中，在形成多个预定凹部之后还包括：在预定凹部下方的介电层中形成暴露多个第二线路结构的多个开口，其中，多个导电层还形成在相应的开口中。
[0020]在一些实施例中，多个导电层的位于预定凹部的底面上方的部分具有相同高度。
[0021]在一些实施例中，多个开口中的至少两个开口的深度不同。
[0022]在一些实施例中，将多个导电层电性连接到多个第一线路结构包括：在第一线路层的多个第一线路结构和第二线路层的多个导电层之间设置粘合层；将第一线路层与第二线路层压合，以使多个第一线路结构和多个导电层穿过粘合层并相互电性连接。
[0023]在一些实施例中，每个导电层与预定凹部的侧壁之间具有间隔，并且粘合层填充在间隔内。
[0024]在一些实施例中，第一线路结构包括焊盘，第二线路结构包括导电柱。
[0025]在一些实施例中，在形成多个预定凹部之后，每个预定凹部下方的介电层仍覆盖第二线路结构。
附图说明
[0026]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0027]图1是根据本专利技术实施例的半导体结构的结构示意图。
[0028]图2是图1中的第一线路结构与第二线路结构接合处的局部放大视图。
[0029]图3A至图3N是根据本专利技术实施例的形成半导体结构的各个阶段的示意图。
[0030]图4是根据本专利技术其他实施例的半导体结构的示意图。
[0031]图5是根据本专利技术其他实施例的半导体结构的示意图。
具体实施方式
[0032]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]根据本专利技术实施例的一个方面提供了一种半导体结构。图1是根据本专利技术实施例
的半导体结构的结构示意图。如图1所示，本专利技术的半导体结构包括第一线路层110和第二线路层210，第一基板110的表面上具有多个第一线路结构112，第二线路层210的表面上具有多个第二线路结构212。在示出的实施例中，第一线路结构112包括焊盘，第二线路结构212包括导电柱。第一线路结构112与第二线路结构212相对并且电性连接到相应的第二线路结构212的表面。多个第一线路结构112的表面处作为与多个第二线路结构212电性连接的多个电性接点。多个电性接点中的至少两个电性接点的水平位置不同。电性接点(第一线路结构112的表面)的水平位置可以是基于第一线路结构112的厚度而变化。因此，可以避免一些诸如导电柱的第二线路结构212不能电性连接至第一线路结构112的问题，保证了第二线路结构212与第一线路结构112可靠的电性连接。
[0034]在一些实施例中，第二线路层210的介电层214的表面上具有多个凹部215，多个第二线路结构212分别位于多个凹部215中并且突出于介电层214的表面。介电层214的材料可以例如是B阶状态的聚酰胺(B
‑
stage的PA)。介电层214的材料不限于此，并且可以是任何其他合适的材料。如果第二线路结构212的厚度较低，则将会具有较高的接合准确性、较高的平面度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一线路层，所述第一线路层的表面上具有多个第一线路结构；第二线路层，所述第二线路层的表面上具有多个第二线路结构，所述第一线路结构与所述第二线路结构相对并且电性连接到相应的所述第二线路结构的表面，其中，所述多个第一线路结构的所述表面处作为与所述多个第二线路结构电性连接的多个电性接点，所述多个电性接点中的至少两个电性接点的水平位置不同。2.根据权利要求1所述的半导体结构，其特征在于，所述第一线路结构包括焊盘，所述第二线路结构包括导电柱。3.根据权利要求1所述的半导体结构，其特征在于，所述第二线路层的介电层的表面上具有多个凹部，所述多个第二线路结构分别位于所述多个凹部中并且突出于所述介电层的所述表面。4.根据权利要求3所述的半导体结构，其特征在于，所述多个凹部中的至少两个凹部下方的所述介电层具有不同厚度。5.根据权利要求1所述的半导体结构，其特征在于，所述第一线路结构通过焊料层电性连接到相应的所述第二线路结构的表面。6.根据权利要求1所述的半导体结构，其特征在于，还包括：粘合层，位于所述第一线路层和所述第二线路层之间，其中，所述多个电性接点位于...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：