【技术实现步骤摘要】
多相位时钟产生器及其相关频率合成器
[0001]本专利技术涉及一种多相位时钟产生器及其相关电路,且特别涉及一种开回路(open loop)的多相位时钟产生器及其相关频率合成器。
技术介绍
[0002]众所周知,所有的电子芯片都需要根据时钟信号来运作。以人工智能芯片(AI chip)为例,人工智能芯片中包括类神经网络系统。而类神经网络系统由众多的神经元(neuron)以及众多的神经元连接权重(neuron connection weight)所构成,用来执行各种检测与辨识的行为。一般来说,类神经网络系统中的神经元连接权重会被记录在模拟式非易失性存储器(analog NVM)中。也就是说,模拟式非易失性存储器非常适合运用在人工智能芯片。再者,人工智能芯片的运算速度可由时钟信号的频率来决定,而频率合成器(frequency synthesizer)可以产生各种频率不同的时钟信号。
[0003]基本上,已知的频率合成器可由闭回路的(close loop)锁相回路(Phase Lock Loop circuit,简称PLL)或者延迟锁定回路(Delay Lock Loop circuit,简称DLL)搭配组合逻辑电路(combinational logic circuit)来完成。
[0004]请参照图1A与图1B,其所绘示为已知锁相回路及其频率合成器与相关信号示意图。频率合成器100包括一锁相回路与一组合逻辑电路190。其中,锁相回路为一种多相位时钟产生器。锁相回路包括一相位频率检测器(phase frequ ...
【技术保护点】
【技术特征摘要】
1.一种多相位时钟产生器,包括:电流镜,包括接收端,第一镜射端与第二镜射端;电压控制器,该电压控制器连接至该电流镜的该接收端,该电压控制器的反馈端连接至该电流镜的该第一镜射端;拟态电阻电路,该拟态电阻电路的第一端连接至该电流镜的该第一镜射端,该拟态电阻电路的第二端连接至接地端;以及第一延迟电路,连接至该电流镜的该第二镜射端,其中该第一延迟电路的输入端接收第一输入时钟信号,该第一延迟电路的输出端产生第一延迟时钟信号;其中,该拟态电阻电路包括第一电容器、第一开关、第二开关、第三开关与第四开关,该第一开关的第一端连接至该电流镜的该第一镜射端,该第一开关的第二端连接至该第一电容器的第一端,该第二开关的第一端连接至该电流镜的该第一镜射端,该第二开关的第二端连接至该第一电容器的第二端,该第三开关的第一端连接至该接地端,该第三开关的第二端连接至该第一电容器的该第一端,该第四开关的第一端连接至该接地端,该第四开关的第二端连接至该第一电容器的该第二端;其中,第一开关与该第四开关受控于第一控制时钟信号且第二开关与该第三开关受控于第二控制时钟信号。2.如权利要求1所述的多相位时钟产生器,其中该电流镜包括:第一晶体管,该第一晶体管的第一漏/源极端接收电源电压,该第一晶体管的第二漏/源极端为该电流镜的该接收端;第二晶体管,该第二晶体管的第一漏/源极端接收该电源电压,该第二晶体管的第二漏/源极端为该电流镜的该第一镜射端,该第二晶体管的栅极连接至该第一晶体管的栅极;以及第三晶体管,该第三晶体管的第一漏/源极端接收该电源电压,该第二晶体管的第二漏/源极端为该电流镜的该第二镜射端,该第二晶体管的栅极连接至该第一晶体管的该栅极。3.如权利要求2所述的多相位时钟产生器,其中该电流镜的该第一晶体管、该第二晶体管与该第三晶体管的长宽比的比例为1:M:N。4.如权利要求1所述的多相位时钟产生器,其中该电压控制器包括:运算放大器,该运算放大器的第一输入端接收控制电压,该运算放大器的第二输入端连接至该电流镜的该第一镜射端;以及控制晶体管,该控制晶体管的第一漏/源极端连接至该电流镜的该接收端,该控制晶体管的第二漏/源极端连接至该接地端,该控制晶体管的栅极端连接至该运算放大器的输出端。5.如权利要求4所述的多相位时钟产生器,其中该电压控制器还包括反相器,该反相器的第一电源端接收该电源电压,该反相器的第二电源端连接至该接地端,该反相器的输入端连接至该反相器的输出端,该反相器的该输出端产生该控制电压。6.如权利要求1所述的多相位时钟产生器,其中该第一延迟电路包括:第一反相器,该第一反相器的第一电源端连接至该电流镜的该第二镜射端,该第一反相器的第二电源端连接至该接地端,该第一反相器的输入端接收该第一输入时钟信号;
第二电容器,该第二电容器的第一端连接至该第一反相器的输出端,该第二电容器的第二端连接至该接地端;以及第二反相器,该第二反相器的输入端连接至该第一反相器的该输出端,该第二反相器的输出端产生该第一延迟时钟信号;其中,该第一输入时钟信号相同于该第二控制时钟信号。7.如权利要求6所述的多相位时钟产生器,其中该第一反相器包括:第一晶体管,该第一晶体管的第一漏/源极端连接至该电流镜的该第二镜射端,该第一晶体管的第二漏/源极端连接至该第二电容器的该第一端,该第一晶体管的栅极端接收该第二控制时钟信号;以及第二晶体管,该第二晶体管的第一漏/源极端连接至该第一晶体管的该第二漏/源极端,该第二晶体管的第二漏/源极端连接至该接地端,该第二晶体管的栅极端接收该第二控制时钟信号。8.如权利要求6所述的多相位时钟产生器,还包括第二延迟电路与组合逻辑电路,其中该第二延迟电路连接至该电流镜的该第二镜射端,该第二延迟电路的输入端连接至该第一延迟电路的该输出端,该第二延迟电路的输出端产生第二延迟时钟信号,该组合逻辑电路接收该...
【专利技术属性】
技术研发人员:张哲维,
申请(专利权)人:力旺电子股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。