跨板级同源时钟系统技术方案

本实用新型专利技术公开了一种跨板级同源时钟系统，包括多块单板，每块所述单板上设有输出脉冲信号的时钟源，接收脉冲信号的时钟发生模块；每块单板上还设有控制时钟发生模块对脉冲信号进行调制输出时钟信号的控制模块。本实用新型专利技术的单板上设有时钟发生模块，避免由时钟源直接输出时钟信号给到DUT单元，提高系统的稳定性，每个DUT单元连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有DUT单元的延迟一致，且每个output接口连接时钟复用模块的连接线的阻抗和长度相同，从而解决跨板级系统时钟同步问题。题。题。

【技术实现步骤摘要】
跨板级同源时钟系统


[0001]本技术涉及仿真测试领域，特别是涉及一种跨板级同源时钟系统。

技术介绍

[0002]随着IC的高度集成化，对验证用的FPGA内部资源越来越多，然而单颗FPGA的资源有限，已经不能够满足IC仿真验证的需求。因此，多颗FPGA协调工作的需求很强烈。由于制板工艺的限制，一个单板上最多可放置4
‑
6个FPGA，无法满足千万甚至上亿的逻辑门设计的仿真需求。而多块单板互联搭建的系统，对时钟同步的要求高。

技术实现思路

[0003]本技术为了解决上述现有技术中时钟频率无法同步的技术问题，提出一种跨板级同源时钟系统。
[0004]本技术采用的技术方案是：
[0005]本技术提出了一种跨板级同源时钟系统，包括多块单板，每块所述单板上设有输出脉冲信号的时钟源，接收脉冲信号的时钟发生模块；每块单板上还设有控制时钟发生模块对脉冲信号进行调制输出时钟信号的控制模块，每块所述单板上都设有将时钟信号分成多路时钟信号的时钟复用模块，连接时钟复用模块输入端的input接口和输出端的output接口，每个所述output接口连接时钟复用模块的连接线的阻抗和长度相同。
[0006]进一步的，所述时钟复用模块的输出端连接多个接收时钟信号的DUT单元，每个所述DUT单元连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有DUT单元的延迟一致。
[0007]多板堆叠使用时，定义一块单板为主板，定义其他单板为从板，所述主板的控制模块收集每个从板的控制模块反馈的时钟信号的频率和相位，将收集的频率与预设频率进行比较，根据比较结果控制主板的时钟发生模块对时钟信号的频率进行补偿和修正。
[0008]进一步的，所述单板上设有时钟检测模块，用于检测时钟复用模块输出时钟信号的频率和相位。
[0009]控制模块可切换input接口与时钟发生模块中的一个作为所述时钟复用模块的输入源。
[0010]单板使用时，所述控制模块切换时钟发生模块作为所述时钟复用模块的输入源。
[0011]多个单板堆叠使用时，所述主板的output接口通过连接线连接从板的input接口输出时钟信号。主板的所述控制模块切换时钟发生模块作为所述时钟复用模块的输入源，从板切换input接口作为所述时钟复用模块的输入源。
[0012]与现有技术比较，本技术的每块单板上设有时钟发生模块可进行调制，拉偏，调频，倍频等操作，合成低抖动，高精度的时钟频率，避免由时钟源直接输出时钟信号给到DUT单元，提高系统的稳定性。同时每个DUT单元连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有DUT单元的延迟一致，且每个output接
口连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有output接口的延迟一致。
附图说明
[0013]为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为本技术实施例的模块框图。
具体实施方式
[0015]为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
[0016]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
[0017]在本技术的描述中，需要理解的是，术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0018]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
[0019]下面结合附图以及实施例对本技术的原理及结构进行详细说明。
[0020]如图1所示，本技术提出了一种跨板级同源时钟系统，包括多块单板，每块单板上设有时钟复用模块、input接口和多个DUT单元。时钟复用单元可以接收时钟信号，并将时钟信号分成多路时钟信号。input输入端连接使用复用模块的输入端。多个DUT单元同时连接时钟复用模块的输出端，DUT单元位于 FPGA中，每一个DUT单元对应接收一路时钟信号，且每个DUT单元连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有DUT单元的延迟一致。从而实现单板内所有DUT单元的时钟信号实现同源同相的控制。每块单板上还设有多个连接时钟复用模块输出端的output接口，每个output接口连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有output接口的延迟一致。从而解决跨板级系统时钟同步问题，实现多颗FPGA协调工作，实现跨板级的同源时钟配置和检测，并可根据需求的逻辑门数量，灵活堆叠使用多块单板。
[0021]每块单板上还设有：时钟源、时钟发生模块和控制模块，时钟源用于输出电平匹配的时钟脉冲信号，时钟发生模块连接时钟源的输出端，控制模块对时钟发生模块输入的时钟信号进行调制，拉偏，调频，倍频等操作，合成低抖动，高精度的时钟频率即时钟信号，避免由时钟源直接输出时钟信号给到DUT单元。时钟源，如晶振，因其具有温漂的特性，在系统中容易引入不稳定的问题。使用时钟发生模块，提高系统的稳定性。
[0022]所述单板上还设有时钟检测模块，时钟检测模块接收时钟复用模块输出端的一路时钟信号，用于检测时钟复用模块输出时钟信号的频率和相位。控制模块根据时钟检测模块检测的频率与预设频率进行比较，根据比较结果控制所述时钟发生模块对时钟信号的频率进行修正，从而调整时钟发生模块的时钟配置参数，输出精准的时钟信号。
[0023]同时，控制模块可切换input接口和时钟发生模块作为时钟复用模块的输入源，使单板可以单独使用也可以堆叠使用。
[0024]单板使用时，控制模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种跨板级同源时钟系统，包括多块单板，每块所述单板上设有输出脉冲信号的时钟源，接收脉冲信号的时钟发生模块；其特征在于，每块单板上还设有控制时钟发生模块对脉冲信号进行调制输出时钟信号的控制模块，每块所述单板上都设有将时钟信号分成多路时钟信号的时钟复用模块，连接时钟复用模块输入端的input接口和输出端的output接口，每个所述output接口连接时钟复用模块的连接线的阻抗和长度相同。2.如权利要求1所述的跨板级同源时钟系统，其特征在于，所述时钟复用模块的输出端连接多个接收时钟信号的DUT单元，每个所述DUT单元连接时钟复用模块的连接线的阻抗和长度相同，使一块单板上时钟信号从时钟复用模块到所有DUT单元的延迟一致。3.如权利要求1所述的跨板级同源时钟系统，其特征在于，多板堆叠使用时，定义一块单板为主板，定义其他单板为从板，所述主板的控制模块收集每个从板的控制模块反馈的时钟信号的频率和相位，将收集的...

【专利技术属性】
技术研发人员：白忠爵，余勇，黄小立，
申请(专利权)人：国微集团深圳有限公司，
类型：新型
国别省市：