可重配置数据处理器的配置加载制造技术

可重配置数据处理器包括总线系统和被连接到总线系统的可配置单元的阵列，阵列中的可配置单元包括用以存储单元文件的配置数据存储库，单元文件包括特定于对应可配置单元的配置数据的多个子文件。多个可配置单元中的可配置单元均包括用以执行单元配置加载过程的逻辑，单元配置加载过程包括：经由总线系统接收特定于可配置单元的单元文件的子文件，以及将接收到的子文件加载到可配置单元的配置存储库中。配置加载控制器，被连接到总线系统，包括用以执行阵列配置加载过程的逻辑，阵列配置加载过程包括分发配置文件，配置文件包括用于阵列中的多个可配置单元的单元文件。列中的多个可配置单元的单元文件。列中的多个可配置单元的单元文件。

【技术实现步骤摘要】
【国外来华专利技术】可重配置数据处理器的配置加载
[0001]优先权申请
[0002]本申请要求于2018年11月21日提交的美国非临时申请号16/197826(案卷号SBNV 1001
‑
1A)的权益，该申请通过引用并入本文。


[0003]本技术涉及可重配置架构的配置，可以特别地被应用于粗粒度可重配置架构的配置。

技术介绍

[0004]包括现场可编程门阵列FPGA的可重配置处理器可以被配置成比使用执行计算机程序的通用处理器可能实现的更有效或更快地实现各种功能。所谓的粗粒度可重配置架构(例如CGRA)正在被开发，其中阵列中的可配置单元比通常更细粒度的FPGA中使用的更复杂，并且可以使能各类功能的更快或更有效执行。例如，已经提出了可以为机器学习和人工智能工作负载使能节能加速器的实现的CGRA。参见Prabhakar等人，“Plasticine:A Reconfigurable Architecture for Parallel Patterns”，ISCA
’
17，2017年6月24
‑
28日，加本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种可重配置数据处理器，包括：总线系统；可配置单元的阵列，被连接到所述总线系统，所述阵列中的可配置单元包括用以存储单元文件的配置数据存储库，所述单元文件包括特定于对应可配置单元的配置数据的多个子文件；其中所述多个可配置单元中的可配置单元均包括用以执行单元配置加载过程的逻辑，所述单元配置加载过程包括：经由所述总线系统接收特定于所述可配置单元的单元文件的子文件，以及将接收到的所述子文件加载到所述可配置单元的所述配置存储库中；以及配置加载控制器，被连接到所述总线系统，包括用以执行阵列配置加载过程的逻辑，所述阵列配置加载过程包括：通过如下方式分发配置文件，所述配置文件包括用于所述阵列中的多个所述可配置单元的单元文件，所述单元文件分别包括多个有序子文件：在N轮的序列中(R(i)，i＝0到N
‑
1)经由所述总线系统向所有所述可配置单元发送顺序(i)的一个单元子文件，所有所述可配置单元包括所述多个可配置单元中的多达(i+1)个子文件。2.根据权利要求1所述的处理器，其中所述多个可配置单元包括所述可配置单元的阵列中的所有所述可配置单元，并且用于所述可配置单元中的一个或多个可配置单元的所述单元文件实现无操作配置。3.根据权利要求1所述的处理器，其中所述多个可配置单元中的可配置单元中的所述配置数据存储库包括串行链，并且所述单元配置加载过程在一个总线周期内从所述总线系统接收特定于所述可配置单元的所述单元文件的第一子文件，在所述单元文件的第二子文件被接收之前的后续总线周期期间，开始将接收到的所述第一子文件推送到所述串行链中，针对稍后的总线周期中的所述序列的下一轮，从所述总线系统接收特定于所述可配置单元的所述单元文件的所述第二子文件，以及在将较早接收到的子文件推送到所述串行链中之后，在所述序列的周期期间开始将接收到的所述第二子文件推送到所述串行链中。4.根据权利要求3所述的处理器，其中在所述多个有序子文件中的所述第二子文件被所述可配置单元接收之前，所述第一子文件被所述可配置单元中的所述单元配置加载过程消耗。5.根据权利要求1所述的处理器，其中所述阵列配置加载过程包括：从主机过程接收标识所述配置文件在存储器中的位置的配置加载命令，以及响应于所述命令而生成一个或多个存储器存取请求以取回所述配置文件。6.根据权利要求1所述的处理器，其中所述配置文件包括用于多个可配置单元中的每个可配置单元的单元文件的多个子文件，所述子文件以与所述序列匹配的交错方式被布置在所述配置文件中，并且其中所述阵列配置加载过程包括：基于所述子文件在所述配置文件中的位置，将所述子文件路由到可配置单元。7.根据权利要求1所述的处理器，其中子文件具有数目N个数据位，并且所述总线系统被配置成在一个总线周期内传输N个数据位。8.根据权利要求7所述的处理器，其中所述多个可配置单元中的可配置单元中的所述配置数据存储库包括串行链，并且所述单元配置加载过程在一个总线周期内从所述总线系统接收特定于所述可配置单元的所述单元文件的第一子文件，在N个后续总线周期期间将接收到的所述第一子文件推送到所述串行链中，并且在稍后的总线周期中从所述总线系统
接收特定于所述可配置单元的所述单元文件的第二子文件，以及在将较早接收到的子文件推送到所述串行链中之后，在N个后续总线周期期间将接收到的所述第二子文件推送到所述串行链中。9.根据权利要求8所述的处理器，其中所述阵列包括多于N个可配置单元。10.根据权利要求1所述的处理器，其中所述阵列包括多于一种类型的可配置单元，并且用于不同类型的可配置单元的所述单元文件包括不同数目的配置数据的子文件。11.根据权利要求1所述的处理器，其中用于第一类型的可配置单元的所述单元文件包括Z1个子文件，并且用于第二类型的可配置单元的所述单元文件包括Z2个子文件，其中Z1小于Z2，并且所述阵列配置加载过程包括：取回所述配置文件的段，所述段包括用于第一类型和所述第二类型的所有所述可配置单元的所述单元文件的子文件(i)，(i)从0到Z1
‑
1，然后取回所述配置文件的段，所述段包括用于所述第二类型的所有所述可配置单元的所述单元文件的子文件(i)，(i)从Z1到Z2
‑
1。12.根据权利要求1所述的处理器，其中所述可配置单元的阵列中的可配置单元包括以菊花链连接的相应加载完成状态逻辑，所述菊花链在所述阵列配置加载逻辑处开始和结束。13.根据权利要求12所述的处理器，其中在所述配置文件被分发之后，所述阵列配置加载逻辑在所述菊花链上转发加载完成信号，并且在所述阵列中的每个可配置单元中，当来自所述菊花链先前成员的所述加载完成信号被接收到并且其单元文件的加载被完成时，所述加载完成状态逻辑在所述菊花链上转发所述加载完成信号。14.根据权利要求1所述的处理器，其中所述总线系统包括顶级网络和阵列级网络，所述顶级网络包括外部数据接口和阵列接口，所述阵列级网络被连接到所述阵列接口和所述可配置单元的阵列中的所述可配置单元。15.根据权利要求14所述的处理器，其中所述阵列配置加载过程包括：从主机过程接收标识所述配置文件在存储器中的位置的配置加载命令，以及响应于所述命令，经由所述顶级网络生成一个或多个存储器存取请求，以通过所述外部数据接口取回所述配置文件。16.根据权利要求15所述的处理器，其中所述阵列配置加载过程使用由所述配置文件中的所述子文件的位置暗示的地址，经由所述阵列级网络将所述配置数据中的子文件路由到可配置单元。17.根据权利要求1所述的处理器，其中所述多个可配置单元中的可配置单元在配置之后的执行期间使用所述总线系统中的路由，所述路由也被用在所述配置加载过程中。18.一种用于操作可重配置数据处理器的方...

【专利技术属性】
技术研发人员：曼尼斯，
申请(专利权)人：圣巴诺瓦系统公司，
类型：发明
国别省市：