显示驱动电路和显示面板制造技术

本发明专利技术实施例公开了一种显示驱动电路和显示面板。显示驱动电路包括：级联连接的多个第一扫描电路，用于移位输出第一扫描信号；第一扫描电路包括第二输出模块和第一输出模块，其中，第二输出模块的控制端为第一节点，第一输出模块的控制端为第二节点；与多个第一扫描电路对应设置的多个第二扫描电路，第二扫描电路与一级第一扫描电路的第一节点连接，且第二扫描电路与另一级第一扫描电路的第二节点连接；第二扫描电路在第一节点、第二节点、第一时钟信号和第二时钟信号的控制下，移位输出第二扫描信号。与现有技术相比，本发明专利技术实施例简化了扫描电路的结构，减小了显示面板的边框。减小了显示面板的边框。减小了显示面板的边框。

【技术实现步骤摘要】
显示驱动电路和显示面板


[0001]本专利技术实施例涉及显示
，尤其涉及一种显示驱动电路和显示面板。

技术介绍

[0002]随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的显示驱动电路包括像素电路和为像素电路提供驱动信号的扫描电路。其中，像素电路在驱动发光器件稳定发光方面起到了非常重要的作用，随着像素电路功能的增加和需求的驱动信号的增加，扫描电路的结构也越来越复杂。在现有技术中，扫描电路多设置于显示面板的边框区域，使得显示面板的边框宽度较大，不利于窄边框设计。

技术实现思路

[0003]本专利技术实施例提供一种显示驱动电路和显示面板，以简化扫描电路的结构，减小显示面板的边框。
[0004]为实现上述技术目的，本专利技术实施例提供了如下技术方案：
[0005]一种显示驱动电路，包括：
[0006]级联连接的多个第一扫描电路，用于移位输出第一扫描信号；所述第一扫描电路包括第二输出模块和第一输出模块，在输入信号、第一时钟信号和第二时钟信号的控制下，所述第二输出模块和所述第一输出模块交替输出电压变化的所述第一扫描信号；其中，所述第二输出模块的控制端为第一节点，所述第一输出模块的控制端为第二节点；
[0007]与所述多个第一扫描电路对应设置的多个第二扫描电路，所述第二扫描电路与一级所述第一扫描电路的第一节点连接，且所述第二扫描电路与另一级所述第一扫描电路的第二节点连接；所述第二扫描电路在所述第一节点、所述第二节点、所述第一时钟信号和所述第二时钟信号的控制下，移位输出第二扫描信号。
[0008]可选地，所述第二扫描电路包括：第三输出模块、输入模块、第四输出模块和耦合模块；
[0009]所述第三输出模块用于响应一级所述第一扫描电路的第一节点的信号，将第一电压信号输出；
[0010]所述输入模块用于响应所述第一时钟信号，将另一级所述第一扫描电路的第二节点的信号传输至所述第四输出模块的控制端；
[0011]所述耦合模块用于响应所述第二时钟信号、一级所述第一扫描电路的第一节点的信号、所述第二时钟信号和第一电压信号对所述第四输出模块的控制端进行耦合控制；
[0012]所述第四输出模块用于响应其控制端的电压，将第二电压信号输出；其中，所述第三输出模块和所述第四输出模块交替输出电压变化的所述第二扫描信号；
[0013]可选地，所述输入模块包括第一晶体管，所述第一晶体管的栅极接入所述第一时钟信号，所述第一晶体管的第一极与另一级所述第一扫描电路的第二节点连接；
[0014]所述第四输出模块包括第二晶体管，所述第二晶体管的栅极与所述第一晶体管的第二极连接，所述第二晶体管的第一极接入所述第二电压信号；
[0015]所述第三输出模块包括第三晶体管，所述第三晶体管的栅极与一级所述第一扫描电路的第一节点连接，所述第三晶体管的第一极接入所述第一电压信号，所述第三晶体管的第二极和所述第二晶体管的第二极连接，且作为所述第二扫描电路的输出端。
[0016]可选地，所述耦合模块包括：
[0017]电压耦合单元，所述电压耦合单元的第一端与所述第四输出模块的控制端连接；所述电压耦合单元用于根据其第二端的电压，对所述第四输出模块的控制端的电压进行耦合控制；
[0018]第一传输单元，所述第一传输单元的控制端与所述第三输出模块的控制端连接，所述第一传输单元的第一端接入所述第一电压信号，所述第一传输单元的第二端与所述电压耦合单元的第二端连接；
[0019]第二传输单元，所述第二传输单元的控制端与所述第四输出模块的控制端连接，所述第二传输单元的第一端接入所述第二时钟信号，所述第二传输单元的第二端与所述电压耦合单元的第二端连接。
[0020]可选地，所述电压耦合单元包括第一电容，所述第一电容的第一极与所述第四输出模块的控制端连接；
[0021]所述第一传输单元包括第四晶体管，所述第四晶体管的栅极与所述第三输出模块的控制端连接，所述第四晶体管的第一极接入所述第一电压信号，所述第四晶体管的第二极与所述第一电容的第二极连接；
[0022]所述第二传输单元包括第五晶体管，所述第五晶体管的栅极与所述第四输出模块的控制端连接，所述第五晶体管的第一极接入所述第二时钟信号，所述第五晶体管的第二极与所述第一电容的第二极连接。
[0023]可选地，所述第一扫描电路包括：
[0024]第二控制模块，所述第二控制模块用于响应所述第一时钟信号，将所述输入信号传输至所述第一节点；以及响应所述第二时钟信号和所述第二节点的电压，将第一电压信号传输至所述第一节点；所述第二输出模块用于响应所述第一节点的电压，将所述第二时钟信号输出至所述第一扫描电路的输出端；
[0025]第一控制模块，所述第一控制模块用于响应所述第一时钟信号，将第二电压信号传输至所述第二节点；以及响应所述第一节点的电压，将所述第一时钟信号传输至所述第二节点；所述第一输出模块用于响应所述第二节点的电压，将第一电压信号输出至所述第一扫描电路的输出端；
[0026]可选地，所述输入信号为上一级所述第一扫描电路输出的第一扫描信号；
[0027]可选地，所述第二控制模块包括第六晶体管、第七晶体管和第八晶体管，所述第六晶体管的栅极接入所述第一时钟信号，所述第六晶体管的第一极接入所述输入信号，所述第六晶体管的第二极与所述第一节点连接；所述第七晶体管的栅极接入所述第二时钟信号；所述第八晶体管的栅极接入所述第二节点，所述第八晶体管的第一极接入所述第一电压信号；所述第八晶体管的第二极与所述第七晶体管的第一极连接，所述第七晶体管的第二极与所述第一节点连接；
[0028]所述第一控制模块包括第九晶体管和第十晶体管，所述第九晶体管的栅极与所述第一节点连接，所述第九晶体管的第一极接入所述第一时钟信号，所述第九晶体管的第二极与所述第二节点连接，所述第十晶体管的栅极接入所述第一时钟信号，所述第十晶体管的第一极接入第二电压信号，所述第十晶体管的第二极与所述第二节点连接。
[0029]可选地，所述第一输出模块包括第十一晶体管和第二电容，所述第十一晶体管的栅极与所述第二节点连接，所述第十一晶体管的第一极接入第一电压信号；所述第二电容连接于所述第十一晶体管的栅极和第一极之间；
[0030]所述第二输出模块包括第十二晶体管和第三电容，所述第十二晶体管的栅极与所述第一节点连接，所述第十二晶体管的第一极接入所述第二时钟信号，所述第十二晶体管的第二极和所述第十一晶体管的第二极连接，且作为所述第一扫描电路的输出端；所述第三电容连接于所述第十二晶体管的栅极和第一极之间。
[0031]可选地，所述第二扫描电路与上一级第一扫描电路的第二节点连接；且所述第二扫描电路与本级第一扫描电路的第一节点连接。
[0032]可选地，显示驱动电路还包括：
[0033]像素电路，所述像素电路包括驱动模块、第一初始化模块、数据写入模块、补偿模块、存储模块和发光本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示驱动电路，其特征在于，包括：级联连接的多个第一扫描电路，用于移位输出第一扫描信号；所述第一扫描电路包括第二输出模块和第一输出模块，在输入信号、第一时钟信号和第二时钟信号的控制下，所述第二输出模块和所述第一输出模块交替输出电压变化的所述第一扫描信号；其中，所述第二输出模块的控制端为第一节点，所述第一输出模块的控制端为第二节点；与所述多个第一扫描电路对应设置的多个第二扫描电路，所述第二扫描电路与一级所述第一扫描电路的第一节点连接，且所述第二扫描电路与另一级所述第一扫描电路的第二节点连接；所述第二扫描电路在所述第一节点、所述第二节点、所述第一时钟信号和所述第二时钟信号的控制下，移位输出第二扫描信号。2.根据权利要求1所述的显示驱动电路，其特征在于，所述第二扫描电路包括：第三输出模块、输入模块、第四输出模块和耦合模块；所述第三输出模块用于响应一级所述第一扫描电路的第一节点的信号，将第一电压信号输出；所述输入模块用于响应所述第一时钟信号，将另一级所述第一扫描电路的第二节点的信号传输至所述第四输出模块的控制端；所述耦合模块用于响应所述第二时钟信号、一级所述第一扫描电路的第一节点的信号、所述第二时钟信号和第一电压信号对所述第四输出模块的控制端进行耦合控制；所述第四输出模块用于响应其控制端的电压，将第二电压信号输出；其中，所述第三输出模块和所述第四输出模块交替输出电压变化的所述第二扫描信号；可选地，所述输入模块包括第一晶体管，所述第一晶体管的栅极接入所述第一时钟信号，所述第一晶体管的第一极与另一级所述第一扫描电路的第二节点连接；所述第四输出模块包括第二晶体管，所述第二晶体管的栅极与所述第一晶体管的第二极连接，所述第二晶体管的第一极接入所述第二电压信号；所述第三输出模块包括第三晶体管，所述第三晶体管的栅极与一级所述第一扫描电路的第一节点连接，所述第三晶体管的第一极接入所述第一电压信号，所述第三晶体管的第二极和所述第二晶体管的第二极连接，且作为所述第二扫描电路的输出端。3.根据权利要求2所述的显示驱动电路，其特征在于，所述耦合模块包括：电压耦合单元，所述电压耦合单元的第一端与所述第四输出模块的控制端连接；所述电压耦合单元用于根据其第二端的电压，对所述第四输出模块的控制端的电压进行耦合控制；第一传输单元，所述第一传输单元的控制端与所述第三输出模块的控制端连接，所述第一传输单元的第一端接入所述第一电压信号，所述第一传输单元的第二端与所述电压耦合单元的第二端连接；第二传输单元，所述第二传输单元的控制端与所述第四输出模块的控制端连接，所述第二传输单元的第一端接入所述第二时钟信号，所述第二传输单元的第二端与所述电压耦合单元的第二端连接。4.根据权利要求3所述的显示驱动电路，其特征在于，所述电压耦合单元包括第一电容，所述第一电容的第一极与所述第四输出模块的控制端连接；所述第一传输单元包括第四晶体管，所述第四晶体管的栅极与所述第三输出模块的控
制端连接，所述第四晶体管的第一极接入所述第一电压信号，所述第四晶体管的第二极与所述第一电容的第二极连接；所述第二传输单元包括第五晶体管，所述第五晶体管的栅极与所述第四输出模块的控制端连接，所述第五晶体管的第一极接入所述第二时钟信号，所述第五晶体管的第二极与所述第一电容的第二极连接。5.根据权利要求1所述的显示驱动电路，其特征在于，所述第一扫描电路包括：第二控制模块，所述第二控制模块用于响应所述第一时钟信号，将所述输入信号传输至所述第一节点；以及响应所述第二时钟信号和所述第二节点的电压，将第一电压信号传输至所述第一节点；所述第二输出模块用于响应所述第一节点的电压，将所述第二时钟信号输出至所述第一扫描电路的输出端；第一控制模块，所述第一控制模块用于响应所述第一时钟信号，将第二电压信号传输至所述第二节点；以及响应所述第一节点的电压，将所述第一时钟信号传输至所述第二节点；所述第一输出模块用于响应所述第二节点的电压，将第一电压信号输出至所述第一扫描电路的输出端；可选地，所述输入信号为上一级所述第一扫描电路输出的第一扫描信号；可选地，所述第二控制模块包括第六晶体管、第七晶体管和第八晶体管，所述第六晶体管的栅极接入所述第一时钟信号，所述第六晶体管的第一极接入所述输入信号，所述第六晶体管的第二极与所述第一节点连接；所述第七晶体管的栅极接入所述第二时钟信号；所述第八晶体管的栅极接入所述第二节点，所述...

【专利技术属性】
技术研发人员：郭恩卿，盖翠丽，王玲，李俊峰，
申请(专利权)人：合肥维信诺科技有限公司，
类型：发明
国别省市：