【技术实现步骤摘要】
像素电路及其驱动方法和显示装置
[0001]本专利技术实施例涉及显示
，尤其涉及一种像素电路及其驱动方法和显示装置。
技术介绍
[0002]有机电致发光二极管(Organic Light Emitting Diode，OLED)显示面板具有低功耗、生产成本低和自发光等特点，成为当前领域研究热点。
[0003]现有显示装置中通常包括像素电路，随着显示装置的刷新率的不断提高，使得显示面板的行扫描时间变短，从而导致像素电路的充电时间不足，影响显示效果。
技术实现思路
[0004]本专利技术实施例提供一种像素电路及其驱动方法和显示装置，以减小像素电路的充电时间，从而改善高频驱动的显示效果。
[0005]第一方面，本专利技术实施例提供了一种像素电路，包括：预充电模块、驱动模块、数据写入模块、阈值补偿模块、第一电容、第二电容和发光模块；
[0006]所述预充电模块连接于数据线和所述驱动模块的控制端之间，用于对所述驱动模块的控制端进行预充电；
[0007]所述第一电容的第一极与所述驱动模块的控制端连接，所述第一电容的第二极接入固定电压，所述第二电容的第一极与所述驱动模块的控制端连接，所述第二电容的第二极接入跳变电压，所述第一电容用于存储所述驱动模块的控制端的电压；
[0008]所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间，用于向所述驱动模块的控制端写入数据电压；所述阈值补偿模块连接在所述驱动模块的第二端和控制端之间，用于对所述驱动模块进行阈值补偿；>[0009]所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于根据控制端的电压向所述发光模块提供驱动信号，驱动所述发光模块发光。
[0010]可选地，所述预充电模块对所述驱动模块的控制端预充电的电压等于所述数据电压。
[0011]可选地，所述驱动模块包括第一晶体管，所述第一晶体管的栅极、第一极和第二极分别作为所述驱动模块的控制端、第一端和第二端；在预充电结束后，所述第一晶体管的栅极的电压变化量与所述第一晶体管的阈值电压之间满足：ΔV
‑
|Vth|＞0；其中，Vth为所述第一晶体管的阈值电压，ΔV为所述第一晶体管栅极电压的变化量。
[0012]可选地，所述第一晶体管栅极电压的变化量ΔV满足：其中，C1为所述第一电容的容值，C2为所述第二电容的容值，VGH为所述跳变电压的高电平电压，VGL为所述跳变电压的低电平电压。
[0013]可选地，所述数据写入模块包括第二晶体管，所述预充电模块包括第三晶体管，所
述阈值补偿模块包括第四晶体管，所述发光模块包括发光二极管；
[0014]所述第二晶体管的栅极连接第一扫描信号线，所述第二晶体管的第一极与所述第一晶体管的第一极连接，所述第二晶体管的第二极与所述数据线连接，所述第三晶体管的栅极连接第二扫描信号线，所述第三晶体管的第一极连接所述数据线，所述第三晶体管的第二极与所述第一晶体管的栅极连接；所述第四晶体管的栅极连接所述第一扫描信号线，所述第四晶体管的第一极与所述第一晶体管的第二极连接，所述第四晶体管的第二极与所述第一晶体管的栅极连接；
[0015]所述像素电路还包括第五晶体管和第六晶体管；
[0016]所述第五晶体管的栅极和所述第六晶体管的栅极均连接发光控制信号线，所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极与所述第一晶体管的第一极连接，所述第六晶体管的第一极与所述第一晶体管的第二极连接，所述第六晶体管的第二极与所述发光二极管的第一端连接，所述发光二极管的第二端连接所述第二电源线。
[0017]可选地，所述第一电容的第一极与所述第一电源线连接，所述第一电容的第二极与所述第一晶体管的栅极连接；
[0018]所述第二电容的第一极与所述第一晶体管的栅极连接，所述第二电容的第二极与所述第二扫描信号线连接；
[0019]其中，所述第三晶体管为金属氧化物薄膜晶体管；
[0020]优选地，所述第三晶体管为氧化铟镓锌晶体管。
[0021]可选地，所述像素电路还包括第七晶体管，所述第七晶体管的栅极连接第三扫描信号线，所述第七晶体管的第一极与所述发光二极管的第一端连接，所述第七晶体管的第二极连接复位信号线。
[0022]可选地，所述像素电路还包括第七晶体管，所述第七晶体管的栅极连接所述第一扫描信号线，所述第七晶体管的第一极与所述发光二极管的第一端连接，所述第七晶体管的第二极连接复位信号线。
[0023]第二方面，本专利技术实施例还提供了一种像素电路的驱动方法，所述像素电路包括：预充电模块、驱动模块、数据写入模块、阈值补偿模块、第一电容、第二电容和发光模块；所述预充电模块连接于数据线和所述驱动模块的控制端之间，所述第一电容的第一极与所述驱动模块的控制端连接，所述第一电容的第二极接入固定电压，所述第二电容的第一极与所述驱动模块的控制端连接；所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间，所述阈值补偿模块连接在所述驱动模块的第二端和控制端之间，所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间；
[0024]所述像素电路的驱动方法包括：
[0025]控制所述预充电模块对所述驱动模块的控制端进行预充电；
[0026]在预充电之后，向所述第二电容的第二极输入跳变电压，并控制所述数据写入模块向所述驱动模块的栅极写入数据电压，所述第一电容存储所述驱动模块的控制端写入的电压。
[0027]第三方面，本专利技术实施例还提供了一种显示装置，包括本专利技术任意实施例所提供的像素电路。
[0028]本专利技术实施例提供一种像素电路及其驱动方法和显示装置，像素电路包括预充电
模块、驱动模块、数据写入模块、阈值补偿模块、第一电容、第二电容和发光模块。通过预充电模块向驱动模块的控制端、第一电容和第二电容至少写入部分数据电压，为驱动模块进行预充电，并在第二电容第二端的电压发生跳变时，将驱动模块控制端的电压拉低，使得驱动模块控制端的电压小于目标电压，使得阈值补偿阶段中，驱动模块的控制端、第一电容和第二电容能够以较短时间充电至目标电压，以保证在发光阶段中，驱动模块能够产生足够大的驱动电流来驱动发光模块发光。相对于现有技术，本专利技术实施例提供的技术方案，有效改善了因屏体刷新率提高导致像素电路充电不足的问题，能够保证显示装置在高频驱动模式下正常显示，有利于提高显示效果。
附图说明
[0029]图1为本专利技术实施例提供的一种像素电路的结构示意图；
[0030]图2为本专利技术实施例提供的另一种像素电路的结构示意图；
[0031]图3为本专利技术实施例提供的另一种像素电路的结构示意图；
[0032]图4为本专利技术实施例提供的一种像素电路的时序图；
[0033]图5为本专利技术实施例提供的另一种像素电路的结构示意图；
[0034]图6为本专利技术实施例提供的另一种像素电路的时序图；
[0035]图7为本发本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种像素电路，其特征在于，包括：预充电模块、驱动模块、数据写入模块、阈值补偿模块、第一电容、第二电容和发光模块；所述预充电模块连接于数据线和所述驱动模块的控制端之间，用于对所述驱动模块的控制端进行预充电；所述第一电容的第一极与所述驱动模块的控制端连接，所述第一电容的第二极接入固定电压，所述第二电容的第一极与所述驱动模块的控制端连接，所述第二电容的第二极接入跳变电压，所述第一电容用于存储所述驱动模块的控制端的电压；所述数据写入模块连接于所述数据线和所述驱动模块的第一端之间，用于向所述驱动模块的控制端写入数据电压；所述阈值补偿模块连接在所述驱动模块的第二端和控制端之间，用于对所述驱动模块进行阈值补偿；所述驱动模块和所述发光模块连接于第一电源线和第二电源线之间，所述驱动模块用于根据控制端的电压向所述发光模块提供驱动信号，驱动所述发光模块发光。2.根据权利要求1所述的像素电路，其特征在于，所述预充电模块对所述驱动模块的控制端预充电的电压等于所述数据电压。3.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述第一晶体管的栅极、第一极和第二极分别作为所述驱动模块的控制端、第一端和第二端；在预充电结束后，所述第一晶体管的栅极的电压变化量与所述第一晶体管的阈值电压之间满足：ΔV
‑
|Vth|＞0；其中，Vth为所述第一晶体管的阈值电压，ΔV为所述第一晶体管栅极电压的变化量。4.根据权利要求3所述的像素电路，其特征在于，所述第一晶体管栅极电压的变化量ΔV满足：其中，C1为所述第一电容的容值，C2为所述第二电容的容值，VGH为所述跳变电压的高电平电压，VGL为所述跳变电压的低电平电压。5.根据权利要求3所述的像素电路，其特征在于，所述数据写入模块包括第二晶体管，所述预充电模块包括第三晶体管，所述阈值补偿模块包括第四晶体管，所述发光模块包括发光二极管；所述第二晶体管的栅极连接第一扫描信号线，所述第二晶体管的第一极与所述第一晶体管的第一极连接，所述第二晶体管的第二极与所述数据线连接，所述第三晶体管的栅极连接第二扫描信号线，所述第三晶体管的第一极连接所述数据线，所述第三晶体管的第二极与所述第一晶体管的栅极连接；所述第四晶体管的栅极连接所述第一扫描信号线，所述第四晶体管的第一极与所述第一晶体管的第二极连接，所述第四晶体...
【专利技术属性】
技术研发人员：刘家昌，袁鑫，曹曙光，范文志，
申请(专利权)人：合肥维信诺科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。