一种可输出低噪声和高PSRR的LDO电路制造技术

本发明专利技术公开了一种可输出低噪声和高PSRR的LDO电路，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4。本发明专利技术采用RC低通滤波器结构，阻止带隙基准电压源和反馈网络产生的噪声传递到输出端，降低LDO电路输出信号的噪声，而且本发明专利技术采用高PSRR结构的带隙基准电压源，结合高增益的误差放大器，可以提高LDO电路输出的电源抑制比，另外，本发明专利技术可以通过结合MOS管和1nA电流源构成大电阻，节省芯片面积，简化电路结构。简化电路结构。简化电路结构。

【技术实现步骤摘要】
一种可输出低噪声和高PSRR的LDO电路


[0001]本专利技术涉及电子设备的
，尤其涉及一种可输出低噪声和高PSRR的LDO电路。

技术介绍

[0002]随着科技的不断发展，便携式设备已经成为人们生活中必不可少的物品，电子设备的功能也越来越丰富全面，为了让这些电子设备良好、稳定的工作，一个高稳定、高精度的电源必不可少。
[0003]而目前常用的电池或发电机等离线电源已经不能满足如今高精度、高速度的电子设备对供电电源的要求，因此需要电源管理芯片对外部电源进行优化处理。其中一种常见的优化处理设备是低压差线性稳压器(LDO)，不但结构简单，而且可以实现降压操作。
[0004]但现有的低压差线性稳压器(LDO)有如下技术问题：由于低压差线性稳压器(LDO)需要依赖片外电容实现降压功能，增加了低压差线性稳压器(LDO)的面积，而且部分设计为了获得较高的电源抑制比(PSRR)或是较好的噪声性能，以牺牲瞬态响应为代价，导致过冲电压过大或恢复时间太长，有可能造成MOS管的击穿或是启动时间过慢。

技术实现思路

[0005]本专利技术提出一种可输出低噪声和高PSRR的LDO电路，所述电路可以在简化面积的同时降低信号输出噪声，提高信号输出的电源抑制比。
[0006]本专利技术实施例的第一方面提供了一种可输出低噪声和高PSRR的LDO电路，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；
[0007]所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接。
[0008]在第一方面的一种可能的实现方式中，所述预稳压模块，包括：带隙基准电压源、基准放大器A1和反馈网络单元；
[0009]所述带隙基准电压源与所述基准放大器A1的同相输入端连接，所述反馈网络单元的一端与所述基准放大器A1的反相输入端连接，所述反馈网络单元的另一端与所述基准放大器A1的输出端连接。
[0010]在第一方面的一种可能的实现方式中，所述反馈网络单元包括：第一电阻和第二电阻；
[0011]所述第一电阻的一端和所述第二电阻的一端分别与所述基准放大器A1的反相输
入端连接，所述第一电阻的另一端与接地端连接，所述第二电阻的另一端与所述基准放大器A1的输出端连接。
[0012]在第一方面的一种可能的实现方式中，所述滤波器模块包括：第一滤波mos管M1、第二滤波mos管M2和第三滤波mos管M3；
[0013]所述预稳压模块的输出端分别与所述第一滤波mos管M1的源极端和所述第二滤波mos管M2的源极端连接，所述第一滤波mos管M1的漏极端与所述电流源连接，所述第一滤波mos管M1的栅极端、漏极端与所述第二滤波mos管M2的栅极端连接，所述第二滤波mos管M2的漏极端和所述第三滤波mos管M3的栅极端连接，所述第三滤波mos管M3的漏极端和源极端分别与接地端连接。
[0014]在第一方面的一种可能的实现方式中，所述使能模块、预稳压模块、误差放大器模块、滤波器模块和时钟模块均设有启动电路。
[0015]在第一方面的一种可能的实现方式中，电源的输入电压为4.5
‑
5.5V。
[0016]在第一方面的一种可能的实现方式中，所述电流源为1nA电流源。
[0017]相比于现有技术，本专利技术实施例提供的可输出低噪声和高PSRR的LDO电路，其有益效果在于：本专利技术采用RC低通滤波器结构，阻止带隙基准电压源和反馈电阻产生的噪声传递到输出端，降低LDO电路的输出信号的噪声，而且本专利技术采用高PSRR结构的带隙基准电压源，结合高增益的误差放大器，可以提高LDO电路输出的电源抑制比，另外，本专利技术通过结合MOS管和1nA电流源构成大电阻，节省芯片面积，简化电路结构。
附图说明
[0018]图1是本专利技术一实施例提供的一种可输出低噪声和高PSRR的LDO电路的电路原理图；
[0019]图2是本专利技术一实施例提供的带隙基准电压源的电路原理图；
[0020]图3是本专利技术一实施例提供的滤波器模块的电路原理图；
[0021]图4是本专利技术一实施例提供的放大器的电路原理图；
[0022]图5是本专利技术一实施例提供的电流源的电路原理图；
[0023]图6是本专利技术一实施例提供的时钟电路的电路原理图。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]现有的低压差线性稳压器(LDO)有如下技术问题：由于低压差线性稳压器(LDO)需要依赖片外电容实现降压功能，增加了低压差线性稳压器(LDO)的面积，而且部分设计为了获得较高的电源抑制比(PSRR)或是较好的噪声性能，以牺牲瞬态响应为代价，导致过冲电压过大或恢复时间太长，有可能造成MOS管的击穿或是启动时间过慢。
[0026]为了解决上述问题，下面将通过以下具体的实施例对本申请实施例提供的一种可输出低噪声和高PSRR的LDO电路进行详细介绍和说明。
[0027]参照图1，示出了本专利技术一实施例提供的一种可输出低噪声和高PSRR的LDO电路的电路原理图。
[0028]其中，作为示例的，所述可输出低噪声和高PSRR的LDO电路，可以包括：
[0029]使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；
[0030]所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接。
[0031]在本实施例中，所述功率管的尺寸很大，能够承载40mA的大电流。具体地，功率管使用PMOS管，有利于减小压差，且能够保证有较小的漏电流。
[0032]带隙基准电压源、基准放大器A1和反馈网络单元构成预稳压模块，滤波器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可输出低噪声和高PSRR的LDO电路，其特征在于，所述电路包括：使能模块、预稳压模块、误差放大器模块、滤波器模块、时钟模块、电流源、功率管和mos管M4；所述使能模块、预稳压模块、时钟模块以及功率管的源端分别与电源的输入端连接，所述预稳压模块输出端与所述滤波器模块输入端连接，所述mos管M4的漏极端与所述滤波器模块输入端连接，所述mos管M4的栅极端与所述时钟模块输出端连接，所述mos管M4的源极端与所述滤波器模块输出端连接，所述滤波器模块分别与所述误差放大器模块的反相输入端和所述电流源连接，所述误差放大器模块的输出端与所述功率管的栅极端连接，所述误差放大器模块的同相输入端和所述功率管的漏极端分别与LDO的输出端连接。2.根据权利要求1所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述预稳压模块，包括：带隙基准电压源、基准放大器A1和反馈网络单元；所述带隙基准电压源与所述基准放大器A1的同相输入端连接，所述反馈网络单元的一端与所述基准放大器A1的反相输入端连接，所述反馈网络单元的另一端与所述基准放大器A1的输出端连接。3.根据权利要求2所述的可输出低噪声和高PSRR的LDO电路，其特征在于，所述反馈网络单元包括：第一电阻和第二电阻；所述第一电阻...

【专利技术属性】
技术研发人员：周勇，王子函，孟帆，
申请(专利权)人：深圳市时代速信科技有限公司，
类型：发明
国别省市：