【技术实现步骤摘要】
适用于卷积神经网络训练加速器的可配置加法树
[0001]本专利技术属于信息
、卷积神经网络训练硬件加速领域，尤其涉及基于低功耗、高性能的卷积神经网络训练。
技术介绍
[0002]随着人工智能技术的广泛应用，在线训练芯片设计领域逐渐成为国内外AI芯片研究前沿。卷积神经网络(Convolutional NeuralNetwork,CNN)作为一种前馈神经网络，可以广泛应用于计算机视觉、自然语言处理等领域。CNN训练过程涉及大量数据存储、复杂读取以及同步要求，对存储空间、访问带宽和管理机制的要求非常高。现有硬件架构围绕训练算法探索卷积训练算子的高效硬件实现方式，满足深度神经网络对计算量和存储空间的需求。CNN训练算法的基本算子包含卷积、池化、激活函数、归一化、损失函数及相关运算的求导等，其中卷积层是CNN的重要组成部分，占据非常重要的地位。对训练卷积神经网络具有重要的意义是支持CNN训练过程中的正向传播与反向传播的卷积单引擎架构，并将不同的深度神经网络模型训练映射到可配置的训练加速器架构上。FPGA利用其可编程性强、并行度高...
【技术保护点】
【技术特征摘要】
1.一种适用于卷积神经网络训练加速器的可配置加法树，其特征在于，所述可配置加法树由三组加法单元构成，每组的所述加法单元包括串联的一阶多路选择器和加法器结构、二阶多路选择器和加法器结构以及三阶多路选择器和加法器结构；利用多路选择器进行模式选择：其中，多路选择器设置于每阶加法器的输入端，多路选择器的输出串联下一阶加法器。2.如权利要求1所述的适用于卷积神经网络训练加速器的可配置加法树，其特征在于，所述多路选择器包括模式0和模式1，所述模式0为卷积核内累加模式，所述模式1为自累加模式。3.如权利要求1所述的适用于卷积神经网络训练加速器的可配置加法树，其特征在于，所述三组加法单元的具体结构如下：第一组加法单元中：一组一阶多路选择器和加法器结构中，一组一阶多路选择器在模式0状态下连接乘法单元的结果a2、在模式1状态下通过反馈线路连接至一组一阶加法器的输出端，而一组一阶加法器的两个输入分别是一组一阶多路选择器的输出和乘法单元的结果a1；一组二阶多路选择器和加法器结构中，一组二阶多路选择器在模式0状态下连接一组一阶加法器的输出端、在模式1状态下通过反馈线路连接至一组二阶加法器的输出端，而一组二阶加法器的两个输入分别是一组二阶多路选择器的输出和乘法单元的结果a3；一组三阶多路选择器和加法器结构中，一组第一三阶多路选择器在模式0状态下连接一组二阶加法器的输出、在模式1状态下通过反馈线路连接至一组三阶加法器的输出端，一组第二三阶多路选择器在模式1状态下连接乘法单元的结果a2、在模式0状态下连接至第二组加法单元的二组二阶加法器的输出端，一组三阶加法器的两个输入分别是一组第一三阶多路选择器的输出和一组第二三阶多路选择器的输出；第二组加法单元中：二组一阶多路选择器和加法器结构中，二组一阶多路选择器在模式0状态下连接乘法单...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。