一种具有功能型定时电路的芯片制造技术

一种具有功能型定时电路芯片，包括一种具有功能型定时电路的芯片，其特征在于，包括芯片内部电路、端口和外围负载LED；低电池防摔电路、OSC振荡电路、晶振检测电路、功能选择电路、逻辑驱动电路、内部NMOS管及定时电路；所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端OSCO、第二振荡器输入端OSCI、第一开关SW1与第二开关SW2。因此，本发明专利技术可有效解决定时定时电路芯片应用于电池盒产品时，因运输途中或人为操作摔落所造成的定时复位问题，以及晶振未接时外围负载LED输出问题和客户所需多种功能的需求；相比同类的产品降低了电路功耗，本发明专利技术有效地节省了外围应用成本。本发明专利技术有效地节省了外围应用成本。本发明专利技术有效地节省了外围应用成本。

【技术实现步骤摘要】
一种具有功能型定时电路的芯片


[0001]本专利技术属于照明电路
，涉及一种具有功能型定时电路的芯片。

技术介绍

[0002]集成电路的日益成熟，户外照明应用越来越广泛，户外照明是在道路上设置为在夜间给车辆和行人提供必要能见度的照明设施。户外照明可以改善交通条件，减轻驾驶员疲劳，并有利于提高道路通行能力和保证交通安全。庭院灯、景观灯与路灯形成立体的照明模式，增强道路装饰效果，美化城市夜景，也可弥补道路灯照度的不足。
[0003]目前，具有定时开启及关断的LED照明在户外照明应用中成了主力。具有开启及关断的功能可以减少人为控制，可保证LED照明灯在白天关断和夜晚开启。本领域技术人员清楚，LED照明离不开电池盒产品，然而，在应用电池盒产品时，在运输途中或人为操作失误均可能导致电池盒中电池抖动造成供电瞬间消失，通常电池供电瞬间消失的时间最大可达5~10ms。
[0004]在现有技术中，可以采用一种用存储记忆方式去保持该供电电压持续一会，但该技术方案所涉及的芯片内部功耗会较高，不适合长时间存储信息且成本较高；另外一种方式可以在供电电源端并联电容，虽然该技术方案可有效解决上述问题，但应用成本相应提高不少。

技术实现思路

[0005]为解决的上述技术问题，本专利技术提出一种全新的具有功能型定时电路的芯片，其通过内置电池防摔功能电路和晶振检测灯功能，以有效地延迟内部电池放电时间，在防摔时间过后不需要定时复位，降低客户因外围电路所产生的应用成本，同时降低了芯片功耗。
[0006]为实现上述目的，本专利技术的技术方案如下：一种具有功能型定时电路的芯片，其包括芯片内部电路、端口和外围负载LED；低电池防摔电路、OSC振荡电路、晶振检测电路、功能选择电路、逻辑驱动电路、内部NMOS管及定时电路；所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端OSCO、第二振荡器输入端OSCI、第一开关SW1与第二开关SW2；所述外围负载LED接在外围电路输出端L和供电电源VDD之间；其中，供电电源VDD经所述低电池防摔电路产生供电电压VDD1，所述供电电压VDD1为所述定时电路提供电源，所述OSC振荡电路、晶振检测电路、功能选择电路及逻辑驱动电路由VDD供电；所述第一开关SW1与第二开关SW2的输出端接所述功能选择电路的输入端，电池接在所述第一开关SW1与第二开关SW2的输入端接在所述供电电压VDD和接地端之间，所述功能选择电路输出用于控制所述外围负载的多种功能状态；所述功能选择电路输出端接所述逻辑驱动电路的一输入端，并通过所述第一开关SW1与第二开关SW2输出的开关选择来决定所述外围电路输出端L的输出；
所述第一振荡器输入端OSCO和第二振荡器输入端OSCI为所述OSC振荡电路的输入端，所述OSC振荡电路的输出端接所述晶振检测电路与所述定时电路的输入端，所述定时电路用于产生固定周期，所述逻辑驱动电路接所述定时电路、晶振检测电路与定时电路的输出端，所述逻辑驱动电路的输出端接所述内部NMOS管的栅极，所述内部NMOS管的源极连接地端，所述内部NMOS管的漏极接所述外围电路输出端L。
[0007]进一步地，所述的电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。
[0008]进一步地，所述的电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。
[0009]进一步地，所述的电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容
C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极和所述第一PMOS管P1的漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有功能型定时电路的芯片，其特征在于，包括芯片内部电路、端口和外围负载LED；低电池防摔电路、OSC振荡电路、晶振检测电路、功能选择电路、逻辑驱动电路、内部NMOS管及定时电路；所述端口包括外围电路输出端L、供电电源VDD、第一振荡器输入端OSCO、第二振荡器输入端OSCI、第一开关SW1与第二开关SW2；所述外围负载LED接在外围电路输出端L和供电电源VDD之间；其中，供电电源VDD经所述低电池防摔电路产生供电电压VDD1，所述供电电压VDD1为所述定时电路提供电源，所述OSC振荡电路、晶振检测电路、功能选择电路及逻辑驱动电路由VDD供电；所述第一开关SW1与第二开关SW2的输出端接所述功能选择电路的输入端，电池接在所述第一开关SW1与第二开关SW2的输入端接在所述供电电压VDD和接地端之间，所述功能选择电路输出用于控制所述外围负载的多种功能状态；所述功能选择电路输出端接所述逻辑驱动电路的一输入端，并通过所述第一开关SW1与第二开关SW2输出的开关选择来决定所述外围电路输出端L的输出；所述第一振荡器输入端OSCO和第二振荡器输入端OSCI为所述OSC振荡电路的输入端，所述OSC振荡电路的输出端接所述晶振检测电路与所述定时电路的输入端，所述定时电路用于产生固定周期，所述逻辑驱动电路接所述定时电路、晶振检测电路与定时电路的输出端，所述逻辑驱动电路的输出端接所述内部NMOS管的栅极，所述内部NMOS管的源极连接地端，所述内部NMOS管的漏极接所述外围电路输出端L。2.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极与漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第一电阻R1的一端及第二NMOS管N2的栅极相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极及第四PMOS管P4的源极、第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与所述第四PMOS管P4的漏极、第四NMOS管N4的栅极、所述第四PMOS管P4的漏极连接在一起；所述第三电阻R3的另一端与第五NMOS管N5的漏极相连，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。3.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第二电阻R2、第一电阻R1及第一电容C1；
所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第五NMOS管N5的漏极相连，且接在所述供电电源Vdd1上，所述第一PMOS管P1的栅极、所述第一PMOS管P1漏极与第一NMOS管N1的漏极相连，所述第一NMOS管N1的源极与第二电阻R2的一端相连，所述第二电阻R2的另一端与第二NMOS管N2的栅极和所述第一电阻R1的一端相连；所述第二NMOS管N2的漏极与第二PMOS管P2的栅极、第二PMOS管P2的漏极及第三NMOS管N3的栅极相连，所述第二NMOS管N2的源极与第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上；所述第三NMOS管N3的漏极与第三PMOS管P3的栅极、第三PMOS管P3的漏极、第四PMOS管P4的源极和第五NMOS管N5的栅极相连；所述第四PMOS管P4的栅极与第四PMOS管P4的漏极、第四NMOS管N4的栅极和第四NMOS管N4的漏极连接在一起；所述第二NMOS管N2的源极与第一电阻R1的另一端、第三NMOS管N3的源极、第四NMOS管N4的源极及第一电容C1的一端接在接地端GND上，所述第五NMOS管N5的源极与第一电容C1的另一端相连且连接供电电源Vdd2。4.根据权利要求1所述的具有功能型定时电路的芯片；其特征在于，所述的低电池防摔电路，其包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一电阻R1、第二电阻R2、第三电阻R3及第一电容C1；所述第一PMOS管P1、第二PMOS管P2、第三PMOS管P3的源极与第一NMOS管N1的栅极及第三电阻R3的一端相连，且接在所述供电电源Vdd1上...

【专利技术属性】
技术研发人员：陈长兴，郑俊娟，
申请(专利权)人：上海裕芯电子科技有限公司，
类型：发明
国别省市：