具有进位预测的迭代二进制除法制造技术

一种用于二进制除法的方法包括以下步骤：将当前余数提供为加和位向量和进位位向量，在加和位向量、进位位向量与分母的二的补码表示之间执行进位保存加法运算以产生临时加和以及临时进位，预测临时加和以及临时进位的全部总计的符号位，并用临时加和以及临时进位来更新余数，并且如果符号位是0则使商递增。

【技术实现步骤摘要】
具有进位预测的迭代二进制除法相关申请的交叉引用本申请要求于2020年2月26日提交的美国临时专利申请62/981,579和于2021年1月17日提交的美国临时专利申请63/138,467的优先权，二者的全部内容通过引用合并于此。
本专利技术通常涉及联合计算，并且涉及具有进位预测的迭代二进制除法。
技术介绍
除法是计算一个数(分母D)包含在另一个数(分子N)中的次数的过程。除法的数学表示法中的一种由公式1表示：N/D＝(Q,R)公式1其中，Q是商，其表示D包含在N中的次数，而R是余数R，其表示N中的在计算Q的过程中的剩余部分，该N的剩余部分不再能够分配出D的大小的完整块。欧几里得除法是整数除法的结果的数学表示，并且可以由公式2表示：N＝Q*D+R公式2其中D≠0且0≤R<|D|。长除法是用于划分大数的方法。它将除法问题分解为一系列更容易的步骤，其中每个步骤包括在当前引用为图1的长除法流100中所图示的过程中所图示的操作。在步骤110中，流100开始并接收分子N和分母D作为输入。在步骤120中，将商Q和临时余数变量X初始化为0，将变量n初始化为分子N的位数并且变量i(其将用作N的当前处理位的指示)被初始化为N的最高有效位(MSB)的位置(即位置n-1)，其中计算开始(可以注意到，长除法过程开始于MSB向右移动，直到最后一位(即LSB)被处理为止)。临时余数变量X可用于在计算期间将当前余数与D进行比较，以确定流的下一步。在步骤130中，将临时余数X向左移动一位(可以注意到，当二进制数向左移动时，0被附加为其LSB，并且二进制数的大小增加一。)，则将N的位i的值分配给X的最低有效位(LSB)，并将Q左移一位。在步骤140中，将X与D进行比较。如果X小于D，则流在步骤160中继续N的下一位(当前余数小于分母，因此应处理下一位)。另一方面，如果X等于或大于D，则流继续到步骤150，其中在继续执行步骤160之前，从X(X–D)中减去D，并将Q递增1(将Q的LSB的值设置为1)。在步骤160中，流100可以通过将i的值递减1，来将i的值更新为沿LSB方向N中的下一个位置(向右边的下一个位)，并且在步骤170中，流100检查最近处理的位是否是N的LSB。如果处理的位不是LSB，则流100返回到步骤130以继续处理N中的下一个位。如果LSB已经被处理了，则余数R接收X的值，并在步骤180，Q和R的最终值返回作为输出。应当指出，流100中描述的长除法过程需要多个减法运算。实际上，完成长除法过程所需的操作的数量与N的大小成比例。当N为大数时，这可能是一个相当长的过程。还应当指出，减法运算本身需要与D的大小比例的进位传播。随着D和N的增大，整个除法运算是逐渐增大计算代价的过程，并且上述长除法方法的复杂度为O(n*d)，其中，n是N中的位数，而d是D中的位数。
技术实现思路
根据本专利技术的优选实施例，提供了一种用于将n位分子除以d位分母的二进制除法的迭代方法。该方法在每次迭代中包括以下步骤：对被提供作为加和以及进位的当前余数和对分母的二的补码执行按位求和以及进位运算，预测加和和进位的总计的符号位，如果符号位为正，更新当前余数和商的一位，并且在所有迭代结束后，根据最后一次迭代的当前余数的加和以及进位的总计来创建最终余数。根据本专利技术的优选实施例，还提供了一种用于二进制除法的方法。该方法包括以下步骤：将当前的余数提供作为加和位向量和进位位向量，在加和位向量、进位位向量与分母的二的补码表示之间执行进位保存加法运算，以产生临时加和以及临时进位，预测该临时加和以及临时进位的全部总计的符号位，并用临时加和以及临时进位来更新当前的余数，并且如果符号位为0，则使商递增。另外，根据本专利技术的优选实施例，该方法还包括使索引指向分子的最高有效位(MSB)，将加和位向量的最低有效位(LSB)设置为分子的位置索引中的一位的值，使该索引递减并重复提供、执行、预测、更新和递减的步骤，直到该索引指向分子的LSB，并通过添加临时加和以及临时进位来创建最终余数。此外，根据本专利技术的优选实施例，该进位保存加法运算的执行步骤是对位向量的所有位并行进行的。此外，根据本专利技术的优选实施例，预测步骤包括以下步骤：找到临时加和中的“1”的第一加和序列，将临时进位向左移动一个位置，找到临时进位中的“1”的第一进位序列，并且如果第一加和序列与第一进位序列重叠，则预测进位。根据本专利技术的优选实施例，提供了一种用于在第一数和第二数之间进行比较的方法，该方法包括以下步骤：将第一数存储在关联存储器阵列的第一行中，将第二数的二的补码表示存储在关联存储器阵列的第二行中，使得第二数的位i存储在关联存储器阵列中的与第一数的位i的同一列中，并行地对关联存储器阵列的多列执行进位保存运算以创建加和以及进位，在不将加和以及进位相加的情况下预测高位进位位的值，并且如果高位进位位的值为1，则指示第一数小于第二数。根据本专利技术的优选实施例，提供了一种长除法器系统。该系统包括进位保存计算器，用于接收加和向量和进位向量形式的余数，并在余数和分母向量的一的补码表示之间执行进位保存加法运算，以创建临时加和以及临时进位。该系统还包括进位预测器，用于预测临时加和与临时进位的加和的符号并在符号为0时，使商递增；以及全加器，用于在分子的所有位均已处理后，将临时加和与临时进位相加以创建最终的余数。另外，根据本专利技术的优选实施例，该系统还包括关联存储器阵列，用于将加和向量、进位向量、余数、分母向量的一的补码表示、临时加和以及临时低位进位存储在存储器阵列的行中，使得向量的每个位i存储在存储器阵列的列i中。此外，进位保存计算器并行地激活存储加和向量、进位向量和余数的位的行和列，从而并行地以计算复杂度为O(1)来计算包括临时加和以及临时低位进位在内的多个位。更进一步地，进位预测器并行地激活存储临时加和以及临时进位的位的行，以及存储该位的多个列，从而以复杂度为O(1)来预测临时加和以及临时低位进位的总计的符号。附图说明被视为本专利技术的主题在说明书的结论部分中特别指出并明确要求保护。然而，通过当结合附图阅读以下详细说明，可以最好地理解本专利技术的组织和操作方法以及其目的、特征和优点，所述附图为：图1是用于对二进制数进行除法的最新技术的长除法算法的示意示出；图2是根据本专利技术的实施例可操作的用于通过将分母的二的补码相加的步骤来代替减去分母的步骤的长除法二进制数的替代算法的示意示出；图3是根据本专利技术的实施例可操作的用于通过预测加和的符号来代替将二的补码相加的步骤的用于长除法二进制数的增强替代算法的示意示出；图4是根据本专利技术的实施例构造和可操作的长除法器系统的示意示出；图5是根据本专利技术的实施例构造和可操作的实现图4的长除法器系统的功能的关联存储器设备的示意示出；图6是根据本专利技术的实施例可操作的，可以由图4的长除法器系统执行的用于比较数的流的示意示出；本文档来自技高网...

【技术保护点】
1.一种用于将n位分子除以d位分母的二进制除法的迭代方法，所述方法包括：/n在每次迭代中，对被提供为加和和进位的当前余数并且对所述分母的二的补码执行按位求和以及进位运算；/n预测所述加和与所述进位的总计的符号位，并且更新所述当前余数并且如果所述符号位为正，则更新商的位；以及/n在所有迭代完成之后，根据最后迭代的所述当前余数的加和以及进位的总计来创建最终余数。/n

【技术特征摘要】
20200226 US 62/981,579;20210117 US 63/138,4671.一种用于将n位分子除以d位分母的二进制除法的迭代方法，所述方法包括：
在每次迭代中，对被提供为加和和进位的当前余数并且对所述分母的二的补码执行按位求和以及进位运算；
预测所述加和与所述进位的总计的符号位，并且更新所述当前余数并且如果所述符号位为正，则更新商的位；以及
在所有迭代完成之后，根据最后迭代的所述当前余数的加和以及进位的总计来创建最终余数。


2.一种用于二进制除法的方法，包括：
将当前余数提供为加和位向量和进位位向量；
在所述加和位向量以及所述进位位向量与分母的二的补码表示之间执行进位保存加法运算，以产生临时加和以及临时进位；
预测所述临时加和以及所述临时进位的全部的总计的符号位；以及
用所述临时加和以及所述临时进位来更新所述当前余数，并且如果所述符号位为0，则使商递增。


3.根据权利要求2所述的方法，还包括：
使索引指向分子的最高有效位(MSB)；
将所述加和位向量的最低有效位(LSB)设置为所述分子的位置索引中的位的值；
使所述索引递减；
重复指向、执行、预测、更新以及递减，直到所述索引指向所述分子的LSB；以及
通过将所述临时加和与所述临时进位相加来创建最终余数。


4.根据权利要求2所述的方法，其中，执行进位保存加法运算是在所述位向量的所有位上并行进行的。


5.根据权利要求2所述的方法，其中，所述预测包括：
在所述临时加和中找到“1”的第一加和序列；
将所述临时进位向左移动一个位置；
在所述临时进位中找到“1”的第一进位序列；以及
如果所述第一加和序...

【专利技术属性】
技术研发人员：D·伊兰，
申请(专利权)人：GSI科技公司，
类型：发明
国别省市：美国;US