显示面板和显示装置制造方法及图纸

本公开提供一种显示面板和显示装置，属于显示技术领域。本公开提供的显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。本公开提供的显示面板能够提高第二显示区的亮度均一性。

【技术实现步骤摘要】
显示面板和显示装置
本公开涉及显示
，具体而言，涉及一种显示面板和显示装置。
技术介绍
FDC(全屏显示摄像头)可分为像素电路内置法和外置法两种实现形式。像素电路内置时，FDC区域内部显示亮度容易出现不均一的情形。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于克服上述现有技术的不足，提供一种显示面板和显示装置，提高第二显示区的亮度均一性。根据本公开的一个方面，提供一种显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。根据本公开的一种实施方式，沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值逐渐减小。根据本公开的一种实施方式，所述显示面板还包括用于向所述像素驱动电路加载扫描信号的扫描引线；在所述第二显示区，依次连接于同一所述扫描引线的各个所述像素驱动电路的存储电容的电容值相同。根据本公开的一种实施方式，所述像素驱动电路的存储电容包括依次层叠于所述显示面板的衬底基板一侧的多层电极板；其中，第奇数层所述电极板之间相互电连接，第偶数层所述电极板之间相互电连接；相邻两层所述电极板之间相互交叠且电绝缘；所述存储电容的极板交叠总面积为任意相邻两层所述电极板之间的交叠面积之和；沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的极板交叠总面积逐渐减小。根据本公开的一种实施方式，在所述第二显示区，所述像素驱动电路的存储电容的电极板的层数为四层。根据本公开的一种实施方式，所述第一层电极板与所述第二层电极板之间的交叠面积为第一交叠面积；所述第二层电极板与所述第三层电极板之间的交叠面积为第二交叠面积；所述第三层电极板与所述第四层电极板之间的交叠面积为第三交叠面积；沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一交叠面积、第二交叠面积和第三交叠面积中的至少一个逐渐减小。根据本公开的一种实施方式，所述像素驱动电路包括用于生成驱动电流的驱动晶体管；所述存储电容的第一层电极板复用为所述驱动晶体管的栅极；沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的第一层电极板的面积不变。根据本公开的一种实施方式，所述显示面板包括用于设置各个所述像素驱动电路的像素驱动区域；所述第二显示区中的所述像素驱动区域的面积，小于所述第一显示区中的所述像素驱动区域的面积。根据本公开的一种实施方式，所述显示面板包括连接相邻所述像素驱动电路的信号走线；在所述第二显示区，所述信号走线位于所述像素驱动区域以外的部分的材料为透明导电材料。根据本公开的一种实施方式，所述显示面板包括依次层叠设置的衬底基板、半导体层、第一栅极层、第二栅极层、第一源漏金属层、第二源漏金属层、像素电极层；所述显示面板还包括透明布线层，所述透明布线层位于所述半导体层、所述第一栅极层、所述第二栅极层、所述第一源漏金属层、所述第二源漏金属层和所述像素电极层中的任意相邻两层之间；在所述第二显示区，所述走线位于所述像素驱动区域以外的部分位于所述透明布线层。根据本公开的另一个方面，提供一种显示装置，包括上述的显示面板。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开一种实施方式中显示面板的结构示意图。图2为本公开一种实施方式中显示面板的结构示意图。图3为本公开一种实施方式中显示面板的局部剖视结构示意图。图4为本公开一种实施方式中显示装置的剖视结构示意图。图5为本公开一种实施方式中存储电容的剖视结构示意图，其中仅仅示意了四层电极板的电连接关系和交叠位置。图6为本公开一种实施方式中存储电容的剖视结构示意图，其中仅仅示意了四层电极板的电连接关系和交叠位置。图7为本公开一种实施方式中，透明布线层在第二显示区的局部结构示意图。图8为本公开一种实施方式中，透明布线层和第一栅极层在第二显示区的局部结构示意图。图9为本公开一种实施方式中，透明布线层和第二栅极层在第二显示区的局部结构示意图。图10为本公开一种实施方式中，透明布线层和第二源漏金属层在第二显示区的局部结构示意图。图11为本公开一种实施方式中，多晶硅半导体层在第二显示区的一个像素驱动区域的结构示意图。图12为本公开一种实施方式中，第一栅极层在第二显示区的一个像素驱动区域的结构示意图。图13为本公开一种实施方式中，第二栅极层在第二显示区的一个像素驱动区域的结构示意图。图14为本公开一种实施方式中，第一源漏金属层在第二显示区的一个像素驱动区域的结构示意图。图15为本公开一种实施方式中，透明布线层在第二显示区的一个像素驱动区域的结构示意图。图16为本公开一种实施方式中，透明布线层在第二显示区的一个像素驱动区域的结构示意图。图17为本公开一种实施方式中，第二源漏金属层在第二显示区的一个像素驱动区域的结构示意图。图18为本公开一种实施方式中，像素驱动电路的等效电路示意图。图19为本公开一种实施方式中，像素驱动电路在第二显示区的电连接关系原理示意图。其中，Cst所标示的具有阴影的矩形代表存储电容的电容值；该矩形越大，则表示电容值越大。图20为本公开一种实施方式中，像素驱动区域的结构示意图。附图标记说明：PNL、显示面板；AA、显示区；BB、外围区；B1、绑定区；A1、第一显示区；A2、第二显示区；C100、像素驱动电路；C200、发光元件；C300、感光组件；F100、衬底基板；F200、驱动电路层；F300、像素层；Cst、存储电容；CP1、第一层电极板；CP2、第二层电极板；CP3、第三层电极板；CP4、第四层电极板；Data、数据电压；DataL、数据引线；GL、扫描引线；GL1、第一扫描子引线；GL2、第二扫描子引线；Gate、扫描信号；EM、发光控制信号；EML、发光控制引线；EML1、第一发光本文档来自技高网...

【技术保护点】
1.一种显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；/n所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；/n在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。/n

【技术特征摘要】
1.一种显示面板，包括显示区和围绕所述显示区的外围区；所述外围区的一侧设置有绑定区；所述显示区包括相邻的第一显示区和第二显示区；所述第二显示区的透光率大于所述第一显示区的透光率；
所述显示面板包括多个像素驱动电路，以及包括用于向所述像素驱动电路加载数据电压的数据引线；
在所述第二显示区，依次连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值渐变。


2.根据权利要求1所述的像素驱动电路，其中，沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的电容值逐渐减小。


3.根据权利要求1所述的像素驱动电路，其中，所述显示面板还包括用于向所述像素驱动电路加载扫描信号的扫描引线；
在所述第二显示区，依次连接于同一所述扫描引线的各个所述像素驱动电路的存储电容的电容值相同。


4.根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路的存储电容包括依次层叠于所述显示面板的衬底基板一侧的多层电极板；
其中，第奇数层所述电极板之间相互电连接，第偶数层所述电极板之间相互电连接；相邻两层所述电极板之间相互交叠且电绝缘；所述存储电容的极板交叠总面积为任意相邻两层所述电极板之间的交叠面积之和；
沿远离所述绑定区的方向，在所述第二显示区且连接于同一所述数据引线的各个所述像素驱动电路的存储电容的极板交叠总面积逐渐减小。


5.根据权利要求4所述的像素驱动电路，其中，在所述第二显示区，所述像素驱动电路的存储电容的电极板的层数为四层。


6.根据权利要求5所述的像素驱动电路，其中，所述第一层电极板与所述第二层电极板之间的交叠面积为第一交叠面积；所述第二层电极板与所...

【专利技术属性】
技术研发人员：方飞，刘珂，石领，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京;11