芯片中硬件模块的测试方法、装置、设备及可读存储介质制造方法及图纸

本发明专利技术公开了一种芯片中硬件模块的测试方法，该方法包括以下步骤：对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。应用本发明专利技术所提供的芯片中硬件模块的测试方法，当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗。本发明专利技术还公开了一种芯片中硬件模块的测试装置、设备及存储介质，具有相应技术效果。

【技术实现步骤摘要】
芯片中硬件模块的测试方法、装置、设备及可读存储介质
本专利技术涉及芯片测试
，特别是涉及一种芯片中硬件模块的测试方法、装置、设备及计算机可读存储介质。
技术介绍
在芯片生成完成之后，由于芯片内部信号极多，但芯片的外部引脚确相对很少，因此监测芯片中硬件模块通常十分困难。现有的芯片中硬件模块测试方案是采用一组软件可编程、通过寄存器控制的多路选择器(Multiplexer，MUX)，一侧连接芯片内部信号，另一侧连接芯片外部引脚。在对硬件模块测试时，按照用户配置将芯片内部选通至外部引脚，以使用示波器，逻辑分析仪等进行直接测量。当不需要进行芯片中硬件模块测试时，控制寄存器会随机选中一个信号位，当选中的为类似时钟、状态机等频繁跳变的信号时，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗。综上所述，如何有效地解决现有的芯片中硬件模块测试方案，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗等问题，是目前本领域技术人员急需解决的问题。
技术实现思路
本专利技术的目的是提供一种芯片中硬件模块的测试方法，该方法当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗；本专利技术的另一目的是提供一种芯片中硬件模块的测试装置、设备及计算机可读存储介质。为解决上述技术问题，本专利技术提供如下技术方案：一种芯片中硬件模块的测试方法，包括：对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；利用各所述目标信号位对所述目标硬件模块进行测试操作。在本专利技术的一种具体实施方式中，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位，包括：将所述控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位。在本专利技术的一种具体实施方式中，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。在本专利技术的一种具体实施方式中，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：当达到子系统断电触发条件时，控制所述目标硬件模块所属的目标子系统的供电电路断开，以使预置于所述目标子系统的电源域内的各多路选择器进行断电操作。在本专利技术的一种具体实施方式中，在得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位之前，还包括：统计各所述目标信号位的目标个数；分别获取所述目标硬件模块与各所述多路选择器之间的信号连接个数；判断是否存在小于所述目标个数的信号连接个数；若是，则将与所述目标硬件模块的信号连接个数小于所述目标个数的多路选择器确定为目标多路选择器；对所述目标多路选择器与所述目标硬件模块之间的连接总线进行扩展操作。一种芯片中硬件模块的测试装置，包括：请求解析单元，用于对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；信号位选取单元，用于将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；模块测试单元，用于利用各所述目标信号位对所述目标硬件模块进行测试操作。在本专利技术的一种具体实施方式中，所述信号位选取单元具体为将控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位的单元。在本专利技术的一种具体实施方式中，还包括：第一供电控制单元，用于在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。一种芯片中硬件模块的测试设备，包括：存储器，用于存储计算机程序；处理器，用于执行所述计算机程序时实现如前所述芯片中硬件模块的测试方法的步骤。一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前所述芯片中硬件模块的测试方法的步骤。本专利技术所提供的芯片中硬件模块的测试方法，对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。通过预先设置当不需芯片测试时控制寄存器默认选取的各多路选择器中的接地信号位，从而当不需要进行硬件模块测试时，不存在信号跳变，无信号跳变引起的充放电，降低了芯片功耗。相应的，本专利技术还提供了与上述芯片中硬件模块的测试方法相对应的芯片中硬件模块的测试装置、设备和计算机可读存储介质，具有上述技术效果，在此不再赘述。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一种芯片中硬件模块的测试系统的结构框图；图2为本专利技术实施例中芯片中硬件模块的测试方法的一种实施流程图；图3为本专利技术实施例中芯片中硬件模块的测试方法的另一种实施流程图；图4为本专利技术实施例中一种模块级多路选择器的输入输出示意图；图5为本专利技术实施例中一种芯片中硬件模块的测试系统的结构框图；图6为本专利技术实施例中一种芯片中硬件模块的测试装置的结构框图；图7为本专利技术实施例中一种芯片中硬件模块的测试设备的结构框图；图8为本实施例提供的一种芯片中硬件模块的测试设备的具体结构示意图。具体实施方式在现有的芯片中硬件模块测试方案中，由于待测信号中存在类似时钟、状态机等频繁跳变的信号，当这类信号为控制寄存器默认选中的信号时，该信号会经过很长的路径，即通过模块级MUX和子系统级MUX，连通至芯片顶层MUX。参见图1，图1为一种芯片中硬件模块的测试系统的结构框图。如图1中粗实线所示。信号跳变在芯片内部是一个“充电、放电”的动作，信号路径越长、跳变越频繁，则其消耗的能量也越大。因而现有的芯片中硬件模块测试方案，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗。为此，本申请中提供的芯片中硬件模块的测试方法中，当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗。为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式本文档来自技高网...

【技术保护点】
1.一种芯片中硬件模块的测试方法，其特征在于，包括：/n对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；/n将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；/n利用各所述目标信号位对所述目标硬件模块进行测试操作。/n

【技术特征摘要】
1.一种芯片中硬件模块的测试方法，其特征在于，包括：
对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；
利用各所述目标信号位对所述目标硬件模块进行测试操作。


2.根据权利要求1所述的芯片中硬件模块的测试方法，其特征在于，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位，包括：
将所述控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位。


3.根据权利要求2所述的芯片中硬件模块的测试方法，其特征在于，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。


4.根据权利要求2所述的芯片中硬件模块的测试方法，其特征在于，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到子系统断电触发条件时，控制所述目标硬件模块所属的目标子系统的供电电路断开，以使预置于所述目标子系统的电源域内的各多路选择器进行断电操作。


5.根据权利要求1至4任一项所述的芯片中硬件模块的测试方法，其特征在于，在得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位之前，还包括：
统计各所述目标信号位的目标个数；
分别获取所述目标硬件模块与各所述多路选择器之间的信号连接个数...

【专利技术属性】
技术研发人员：沈欣舞，裴江华，王金富，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：山东;37